단결정 강유전층을 포함하는 강유전성 소자 및 이의 제조방법
반도체 구조는 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이에서 연장되는 채널 영역을 포함하는 활성 영역, 게이트 스택, 및 게이트 스택과 활성 영역 사이에 위치하는 게이트 유전체층을 포함한다. 상기 게이트 스택은 상기 전기 전도성 게이트 전극과 상기 게이트 유전층 사이에 위치하는 전기 전도성 게이트 전극 및 단결정 3족 질화물 강유전성 판을 포함하고, 상기 단결정 3족 질화물 강유전성 판은 전체가 단결정이다 A semiconductor structure includes an active region including...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | Korean |
Published |
27.05.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 반도체 구조는 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이에서 연장되는 채널 영역을 포함하는 활성 영역, 게이트 스택, 및 게이트 스택과 활성 영역 사이에 위치하는 게이트 유전체층을 포함한다. 상기 게이트 스택은 상기 전기 전도성 게이트 전극과 상기 게이트 유전층 사이에 위치하는 전기 전도성 게이트 전극 및 단결정 3족 질화물 강유전성 판을 포함하고, 상기 단결정 3족 질화물 강유전성 판은 전체가 단결정이다
A semiconductor structure includes an active region including a source region, a drain region, and a channel region extending between the source region and the drain region, a gate stack, and a gate dielectric layer located between the gate stack and the active region. The gate stack includes an electrically conductive gate electrode and a single crystalline Ill-nitride ferroelectric plate located between the electrically conductive gate electrode and the gate dielectric layer, and an entirety of the single crystalline IIl-nitride ferroelectric plate is single crystalline. |
---|---|
Bibliography: | Application Number: KR20247016214 |