개선된 전기적 속성들을 갖는 탄화규소로 만들어진 작업 층을 포함하는 반도체 구조체의 제조 프로세스

본 발명은 다음 단계들을 포함하는 반도체 구조체의 제조 프로세스에 관한 것이다: a) 단결정 탄화규소로 만들어진 도너 기판 및 탄화규소로 만들어진 캐리어 기판을 제공하는 단계, b) 전사될 작업 층을 준비하는 단계 - 단계 b)는, 러더포드 후방 산란 분광법에 의해 특히 측정될 수 있는 손상 프로파일을 형성하기 위해, 전면 상의 도너 기판에 경량 종을 주입하는 단계 - 상기 프로파일은 매립된 취성 평면을 정의하는 깊이 결함들의 주 피크 및 손상된 표면 층을 정의하는 결함들의 이차 피크를 가짐 -, 도너 기판의 새로운 전방 표면을 형...

Full description

Saved in:
Bibliographic Details
Main Authors DROUIN ALEXIS, ROUCHIER SEVERIN, GAUDIN GWELTAZ, ROLLAND EMMANUEL, WIDIEZ JULIE, SCHWARZENBACH WALTER
Format Patent
LanguageKorean
Published 16.05.2024
Subjects
Online AccessGet full text

Cover

Loading…
Abstract 본 발명은 다음 단계들을 포함하는 반도체 구조체의 제조 프로세스에 관한 것이다: a) 단결정 탄화규소로 만들어진 도너 기판 및 탄화규소로 만들어진 캐리어 기판을 제공하는 단계, b) 전사될 작업 층을 준비하는 단계 - 단계 b)는, 러더포드 후방 산란 분광법에 의해 특히 측정될 수 있는 손상 프로파일을 형성하기 위해, 전면 상의 도너 기판에 경량 종을 주입하는 단계 - 상기 프로파일은 매립된 취성 평면을 정의하는 깊이 결함들의 주 피크 및 손상된 표면 층을 정의하는 결함들의 이차 피크를 가짐 -, 도너 기판의 새로운 전방 표면을 형성하기 위해, 도너 기판의 전면의 화학적 에칭 및/또는 화학적-기계적 연마에 의해 손상된 표면 층을 제거하는 단계를 포함하며, 매립된 취성 평면은, 도너 기판의 전방 표면과 함께, 50 nm 내지 1400 nm의 두께를 갖는 전사될 작업 층의 범위를 정함 -, c) 접합 계면을 따라 접합된 조립체를 형성하기 위해, 분자 접착에 의해 전방 표면의 면 상의 도너 기판과 캐리어 기판을 결합하는 단계; d) 반도체 구조체를 형성하기 위해, 매립된 취성 평면을 따라 분리하여, 작업 층을 캐리어 기판 상으로 전사하는 단계. A method for producing a semiconductor structure comprises: a) provision of a monocrystalline silicon carbide donor substrate and a silicon carbide support substrate; b) production of a useful layer to be transferred, comprising-implanting light species in the donor substrate at a front face, so as to form a damage profile, the profile having a main peak of deep-level defects defining a buried brittle plane and a secondary peak of defects defining a damaged surface layer, and-removing the damaged surface layer by chemical etching and/or chemical mechanical polishing of the front face of the donor substrate, so as to form a new front surface of the donor substrate; c) assembly of donor substrate with the support substrate; and d) separation along the buried fragile plane, leading to the transfer of the useful layer onto the support substrate, so as to form the semiconductor structure.
AbstractList 본 발명은 다음 단계들을 포함하는 반도체 구조체의 제조 프로세스에 관한 것이다: a) 단결정 탄화규소로 만들어진 도너 기판 및 탄화규소로 만들어진 캐리어 기판을 제공하는 단계, b) 전사될 작업 층을 준비하는 단계 - 단계 b)는, 러더포드 후방 산란 분광법에 의해 특히 측정될 수 있는 손상 프로파일을 형성하기 위해, 전면 상의 도너 기판에 경량 종을 주입하는 단계 - 상기 프로파일은 매립된 취성 평면을 정의하는 깊이 결함들의 주 피크 및 손상된 표면 층을 정의하는 결함들의 이차 피크를 가짐 -, 도너 기판의 새로운 전방 표면을 형성하기 위해, 도너 기판의 전면의 화학적 에칭 및/또는 화학적-기계적 연마에 의해 손상된 표면 층을 제거하는 단계를 포함하며, 매립된 취성 평면은, 도너 기판의 전방 표면과 함께, 50 nm 내지 1400 nm의 두께를 갖는 전사될 작업 층의 범위를 정함 -, c) 접합 계면을 따라 접합된 조립체를 형성하기 위해, 분자 접착에 의해 전방 표면의 면 상의 도너 기판과 캐리어 기판을 결합하는 단계; d) 반도체 구조체를 형성하기 위해, 매립된 취성 평면을 따라 분리하여, 작업 층을 캐리어 기판 상으로 전사하는 단계. A method for producing a semiconductor structure comprises: a) provision of a monocrystalline silicon carbide donor substrate and a silicon carbide support substrate; b) production of a useful layer to be transferred, comprising-implanting light species in the donor substrate at a front face, so as to form a damage profile, the profile having a main peak of deep-level defects defining a buried brittle plane and a secondary peak of defects defining a damaged surface layer, and-removing the damaged surface layer by chemical etching and/or chemical mechanical polishing of the front face of the donor substrate, so as to form a new front surface of the donor substrate; c) assembly of donor substrate with the support substrate; and d) separation along the buried fragile plane, leading to the transfer of the useful layer onto the support substrate, so as to form the semiconductor structure.
Author SCHWARZENBACH WALTER
DROUIN ALEXIS
ROLLAND EMMANUEL
GAUDIN GWELTAZ
ROUCHIER SEVERIN
WIDIEZ JULIE
Author_xml – fullname: DROUIN ALEXIS
– fullname: ROUCHIER SEVERIN
– fullname: GAUDIN GWELTAZ
– fullname: ROLLAND EMMANUEL
– fullname: WIDIEZ JULIE
– fullname: SCHWARZENBACH WALTER
BookMark eNrjYmDJy89L5WToerVhzpuWBa8nzFF4s6Dl1Y4NbxY0Krxp633TsvH15CVv5rYovNow7XXXFIW3zS1vZ055tX3Om7ae1wvnKLxe3gNSMG3Lm-UtCm_mTXwzvVXhzY6tIB1v-9e8nbri7dQZIH2vN8x43d_yZtMWhVdb17xZuAHIejN3BtCyOUCOwtspLUDD3rTseNO1hIeBNS0xpziVF0pzMyi7uYY4e-imFuTHpxYXJCan5qWWxHsHGRkYmRgYmJkbGRk6GhOnCgAryHch
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
ExternalDocumentID KR20240067221A
GroupedDBID EVB
ID FETCH-epo_espacenet_KR20240067221A3
IEDL.DBID EVB
IngestDate Fri Sep 27 05:30:44 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language Korean
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_KR20240067221A3
Notes Application Number: KR20237040244
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240516&DB=EPODOC&CC=KR&NR=20240067221A
ParticipantIDs epo_espacenet_KR20240067221A
PublicationCentury 2000
PublicationDate 20240516
PublicationDateYYYYMMDD 2024-05-16
PublicationDate_xml – month: 05
  year: 2024
  text: 20240516
  day: 16
PublicationDecade 2020
PublicationYear 2024
RelatedCompanies SOITEC
RelatedCompanies_xml – name: SOITEC
Score 3.4937434
Snippet 본 발명은 다음 단계들을 포함하는 반도체 구조체의 제조 프로세스에 관한 것이다: a) 단결정 탄화규소로 만들어진 도너 기판 및 탄화규소로 만들어진 캐리어 기판을 제공하는 단계, b) 전사될 작업 층을 준비하는 단계 - 단계 b)는, 러더포드 후방 산란 분광법에 의해 특히 측정될 수...
SourceID epo
SourceType Open Access Repository
SubjectTerms BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Title 개선된 전기적 속성들을 갖는 탄화규소로 만들어진 작업 층을 포함하는 반도체 구조체의 제조 프로세스
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240516&DB=EPODOC&locale=&CC=KR&NR=20240067221A
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQsTRNSzIzSLUAXe5iABqtMtcFVsLAXkqiSUqaSWJqWoo5aDeyr5-ZR6iJV4RpBBNDDmwvDPic0HLw4YjAHJUMzO8l4PK6ADGI5QJeW1msn5QJFMq3dwuxdVGD9o6B1ZOpoZmai5Ota4C_i7-zmrOzrXeQml8QRA407Whk6MjMwApsSJuD8oNrmBNoX0oBcqXiJsjAFgA0L69EiIEpO1-YgdMZdveaMAOHL3TKG8iE5r5iEYauVxvmvGlZ8HrCHIU3C1pe7djwZkGjwpu23jctG19PXvJmbovCqw3TXndNUXjb3PJ25pRX2-e8aet5vXCOwuvlPSAF07a8Wd6i8GbexDfTWxXe7NgK0vG2f83bqSveTp0B0vd6w4zX_S1vNm1ReLV1zZuFG4CsN3NnAC2bA-QovJ3SAjTsTcuON11LRBmU3VxDnD10gZ6Kh4dhvHcQcggYizGw5OXnpUowKJinGRilGBilGqaamJlYphgkppgnmhqkpCYlW1gaJFukSDLI4DNJCr-0NAMXiAuabjc0k2FgKSkqTZUF1uIlSXLgwAcAcTHLWg
link.rule.ids 230,309,783,888,25576,76876
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwY2BQsTRNSzIzSLUAXe5iABqtMtcFVsLAXkqiSUqaSWJqWoo5aDeyr5-ZR6iJV4RpBBNDDmwvDPic0HLw4YjAHJUMzO8l4PK6ADGI5QJeW1msn5QJFMq3dwuxdVGD9o6B1ZOpoZmai5Ota4C_i7-zmrOzrXeQml8QRA407Whk6MjMwApsZJuD8oNrmBNoX0oBcqXiJsjAFgA0L69EiIEpO1-YgdMZdveaMAOHL3TKG8iE5r5iEYauVxvmvGlZ8HrCHIU3C1pe7djwZkGjwpu23jctG19PXvJmbovCqw3TXndNUXjb3PJ25pRX2-e8aet5vXCOwuvlPSAF07a8Wd6i8GbexDfTWxXe7NgK0vG2f83bqSveTp0B0vd6w4zX_S1vNm1ReLV1zZuFG4CsN3NnAC2bA-QovJ3SAjTsTcuON11LRBmU3VxDnD10gZ6Kh4dhvHcQcggYizGw5OXnpUowKJinGRilGBilGqaamJlYphgkppgnmhqkpCYlW1gaJFukSDLI4DNJCr-0PAOnR4ivT7yPp5-3NAMXSAo09W5oJsPAUlJUmioLrNFLkuTAEQEAKMLOTQ
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=%EA%B0%9C%EC%84%A0%EB%90%9C+%EC%A0%84%EA%B8%B0%EC%A0%81+%EC%86%8D%EC%84%B1%EB%93%A4%EC%9D%84+%EA%B0%96%EB%8A%94+%ED%83%84%ED%99%94%EA%B7%9C%EC%86%8C%EB%A1%9C+%EB%A7%8C%EB%93%A4%EC%96%B4%EC%A7%84+%EC%9E%91%EC%97%85+%EC%B8%B5%EC%9D%84+%ED%8F%AC%ED%95%A8%ED%95%98%EB%8A%94+%EB%B0%98%EB%8F%84%EC%B2%B4+%EA%B5%AC%EC%A1%B0%EC%B2%B4%EC%9D%98+%EC%A0%9C%EC%A1%B0+%ED%94%84%EB%A1%9C%EC%84%B8%EC%8A%A4&rft.inventor=DROUIN+ALEXIS&rft.inventor=ROUCHIER+SEVERIN&rft.inventor=GAUDIN+GWELTAZ&rft.inventor=ROLLAND+EMMANUEL&rft.inventor=WIDIEZ+JULIE&rft.inventor=SCHWARZENBACH+WALTER&rft.date=2024-05-16&rft.externalDBID=A&rft.externalDocID=KR20240067221A