개선된 전기적 속성들을 갖는 탄화규소로 만들어진 작업 층을 포함하는 반도체 구조체의 제조 프로세스

본 발명은 다음 단계들을 포함하는 반도체 구조체의 제조 프로세스에 관한 것이다: a) 단결정 탄화규소로 만들어진 도너 기판 및 탄화규소로 만들어진 캐리어 기판을 제공하는 단계, b) 전사될 작업 층을 준비하는 단계 - 단계 b)는, 러더포드 후방 산란 분광법에 의해 특히 측정될 수 있는 손상 프로파일을 형성하기 위해, 전면 상의 도너 기판에 경량 종을 주입하는 단계 - 상기 프로파일은 매립된 취성 평면을 정의하는 깊이 결함들의 주 피크 및 손상된 표면 층을 정의하는 결함들의 이차 피크를 가짐 -, 도너 기판의 새로운 전방 표면을 형...

Full description

Saved in:
Bibliographic Details
Main Authors DROUIN ALEXIS, ROUCHIER SEVERIN, GAUDIN GWELTAZ, ROLLAND EMMANUEL, WIDIEZ JULIE, SCHWARZENBACH WALTER
Format Patent
LanguageKorean
Published 16.05.2024
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:본 발명은 다음 단계들을 포함하는 반도체 구조체의 제조 프로세스에 관한 것이다: a) 단결정 탄화규소로 만들어진 도너 기판 및 탄화규소로 만들어진 캐리어 기판을 제공하는 단계, b) 전사될 작업 층을 준비하는 단계 - 단계 b)는, 러더포드 후방 산란 분광법에 의해 특히 측정될 수 있는 손상 프로파일을 형성하기 위해, 전면 상의 도너 기판에 경량 종을 주입하는 단계 - 상기 프로파일은 매립된 취성 평면을 정의하는 깊이 결함들의 주 피크 및 손상된 표면 층을 정의하는 결함들의 이차 피크를 가짐 -, 도너 기판의 새로운 전방 표면을 형성하기 위해, 도너 기판의 전면의 화학적 에칭 및/또는 화학적-기계적 연마에 의해 손상된 표면 층을 제거하는 단계를 포함하며, 매립된 취성 평면은, 도너 기판의 전방 표면과 함께, 50 nm 내지 1400 nm의 두께를 갖는 전사될 작업 층의 범위를 정함 -, c) 접합 계면을 따라 접합된 조립체를 형성하기 위해, 분자 접착에 의해 전방 표면의 면 상의 도너 기판과 캐리어 기판을 결합하는 단계; d) 반도체 구조체를 형성하기 위해, 매립된 취성 평면을 따라 분리하여, 작업 층을 캐리어 기판 상으로 전사하는 단계. A method for producing a semiconductor structure comprises: a) provision of a monocrystalline silicon carbide donor substrate and a silicon carbide support substrate; b) production of a useful layer to be transferred, comprising-implanting light species in the donor substrate at a front face, so as to form a damage profile, the profile having a main peak of deep-level defects defining a buried brittle plane and a secondary peak of defects defining a damaged surface layer, and-removing the damaged surface layer by chemical etching and/or chemical mechanical polishing of the front face of the donor substrate, so as to form a new front surface of the donor substrate; c) assembly of donor substrate with the support substrate; and d) separation along the buried fragile plane, leading to the transfer of the useful layer onto the support substrate, so as to form the semiconductor structure.
Bibliography:Application Number: KR20237040244