어드레스 선형화를 사용하여 저장 복원 레이턴시를 감소시키는 디바이스 및 방법

• Main Authors: PAUL INDRANI, PATEL CHINTAN S, GIBNEY THOMAS J, TSIEN BENJAMIN, GUPTA PRAVESH, DOCTOR MIHIR SHAILESHBHAI, BRANOVER ALEXANDER J, KOSONOCKY STEPHEN V, CRUZ JOSE G, WEAVER CHRISTOPHER T, PETRY JOHN P
• Format: Patent
• Language: Korean
• Published: 10.05.2024
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

디바이스의 전력 상태들 사이의 전이를 위한 디바이스들 및 방법들이 제공된다. 프로그램은 디바이스의 컴포넌트에 할당된 구성 레지스터들에 저장된 데이터를 사용하여 실행된다. 제1 감소된 전력 상태에 대해, 구성 레지스터들의 제1 부분의 데이터는 선형 어드레스 공간의 제1 세트를 사용하여 메모리에 저장된다. 제2 감소된 전력 상태에 대해, 구성 레지스터들의 제2 부분의 데이터는 선형 어드레스 공간의 제2 세트를 사용하여 메모리에 저장되고 구성 레지스터들의 제3 부분의 데이터는 선형 어드레스 공간의 제3 세트를 사용하여 메모리에 저장된다. Devices and methods for transitioning between power states of a device are provided. A program is executed using data stored in configuration registers assigned to a component of a device. For a first reduced power state, data of a first portion of the configuration registers is saved to the memory using a first set of linear address space. For a second reduced power state, data of a second portion of the configuration registers is saved to the memory using a second set of linear address space and data of a third portion of the configuration registers is saved to the memory using a third set of linear address space.