LDPC METHOD AND DEVICE FOR EFFICIENT DESIGN FOR DEINTERLEAVER AND DERATE MATCHING BLOCK FOR LDPC

LDPC용 디인터리버 및 디레이트 매칭 블록의 효율적인 설계 방법 및 장치가 개시된다. 통신 노드의 방법은, 데이터 채널에 대하여 부호 블록 분할에 관한 제1 파라미터들을 계산하는 단계; 상기 제1 파라미터들을 상기 통신 노드의 수신 장치에 포함된 병렬 디인터리버에 설정하는 단계; 상기 데이터 채널에 대하여 로그 우도율 결합에 이용되는 HARQ 파라미터들을 상기 병렬 디인터리버에 설정에 설정하는 단계 등을 포함할 수 있다....

Full description

Saved in:
Bibliographic Details
Main Author CHOI JUNG PIL
Format Patent
LanguageEnglish
Korean
Published 08.05.2024
Subjects
BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRIC COMMUNICATION TECHNIQUE
ELECTRICITY
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION
Online AccessGet full text

Cover

More Information
Summary:LDPC용 디인터리버 및 디레이트 매칭 블록의 효율적인 설계 방법 및 장치가 개시된다. 통신 노드의 방법은, 데이터 채널에 대하여 부호 블록 분할에 관한 제1 파라미터들을 계산하는 단계; 상기 제1 파라미터들을 상기 통신 노드의 수신 장치에 포함된 병렬 디인터리버에 설정하는 단계; 상기 데이터 채널에 대하여 로그 우도율 결합에 이용되는 HARQ 파라미터들을 상기 병렬 디인터리버에 설정에 설정하는 단계 등을 포함할 수 있다.
Bibliography:Application Number: KR20230148513