METHOD FOR MANUFACTURING POWER SEMICONDUCTOR DEVICES USING TEMPLATE FOR SEMICONDUCTOR GROWTH

본 발명은 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법에 관한 것으로, 제1 성장기판과 제2 성장기판을 준비하는 준비단계; 상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계; 상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및 상기 템플릿의 상기 제2 성장기판 위에 전력반도체 소자를 형성시키는 소자형성단계를 포함한다. 본 발명에 따르면, 초박형(Ultra-thin Type)의 사파이어 시드층을 포함하는 반도...

Full description

Saved in:
Bibliographic Details
Main Authors HAN YOUNG HUN, MOON JI HYUNG, YUN HYEONG SEON, SONG JUNEO
Format Patent
LanguageEnglish
Korean
Published 08.05.2024
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:본 발명은 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법에 관한 것으로, 제1 성장기판과 제2 성장기판을 준비하는 준비단계; 상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계; 상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및 상기 템플릿의 상기 제2 성장기판 위에 전력반도체 소자를 형성시키는 소자형성단계를 포함한다. 본 발명에 따르면, 초박형(Ultra-thin Type)의 사파이어 시드층을 포함하는 반도체 성장용 템플릿을 이용하여 전력반도체 소자를 제조함으로써, 고방열 지지기판이 접합된 전력반도체 소자의 결함이 대폭적으로 저감될 수 있다.
Bibliography:Application Number: KR20230113956