SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME

• Main Authors: HEO YU SEON, SHIM JI HYE, LEE JI YOUNG, PARK JI EUN, PARK JUN HYEONG
• Format: Patent
• Language: English; Korean
• Published: 30.04.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명의 기술적 사상에 따른 반도체 패키지의 제조 방법은, 복수의 제1 연결 패드를 가지는 복수의 제1 배선 패턴 및 복수의 제1 배선 패턴을 포위하는 제1 절연층을 포함하고 칩 실장 영역 및 칩 실장 영역을 둘러싸는 외곽 영역으로 구성되는 제1 배선 구조체를 형성하는 단계, 제1 배선 구조체 상에 고투과율 포토레지스트를 복수 회에 걸쳐 도포하는 단계, 고투과율 포토레지스트를 노광 및 현상하여 외곽 영역에 복수의 오프닝을 형성하는 단계, 복수의 오프닝을 도전 물질로 채워 외곽 영역에 배치되는 복수의 제1 연결 패드와 연결되는 복수의 도전 포스트를 형성하는 단계, 고투과율 포토레지스트를 제거하는 단계, 제1 배선 구조체 상에서 칩 실장 영역에 반도체 칩을 배치하는 단계, 반도체 칩과 복수의 도전 포스트를 감싸는 봉지재를 형성하는 단계, 및 봉지재 상에 복수의 도전 포스트와 전기적으로 연결되는 복수의 제2 연결 패드를 가지는 복수의 제2 배선 패턴 및 복수의 제2 배선 패턴을 포위하는 제2 절연층을 포함하는 제2 배선 구조체를 형성하는 단계를 포함하고, 제1 배선 구조체와 고투과율 포토레지스트가 접촉하는 부분에서 고투과율 포토레지스트의 광투과율은 3.2% 이상이다. Provided is a method of manufacturing a semiconductor package, the method including forming a first wiring structure, coating a high transmittance photoresist on the first wiring structure a plurality of number of times, forming a plurality of openings by exposing and developing the high transmittance photoresist, forming a plurality of conductive posts by filling the plurality of openings with a conductive material, removing the high transmittance photoresist, disposing a semiconductor chip on the first wiring structure, forming an encapsulant surrounding the semiconductor chip and the plurality of conductive posts, and forming a second wiring structure on the encapsulant, wherein the light transmittance of the high transmittance photoresist at a portion where the first wiring structure and the high transmittance photoresist contact each other is greater than or equal to 3.2%.