용량성 부하를 구동하는 신호의 링잉을 적응적으로 제거하기 위한 회로 및 방법

• Main Authors: HOSOYAMADA YU, YONEYAMA TOMOHIRO, OCHI SAM SEIICHIRO, TAKATA TETSUYA, YUZURIHARA ITSUO
• Format: Patent
• Language: Korean
• Published: 29.04.2024
• Subjects: BASIC ELECTRONIC CIRCUITRY; ELECTRICITY; PULSE TECHNIQUE

제어 신호는 스위치 신호의 표명에 대응하여 제어 신호를 표명하고, 스위치 신호의 표명 이후 적응형 지연을 대기하고, 적응형 지연의 만료에 대응하여 제어 신호를 표명 해제하고, 제어 신호에 따라 생성된 전류가 0이 되는 것에 대응하여 제어 신호를 다시 표명하는 방식으로 생성될 수 있다. 적응형 지연은 전류를 사용하여 생성된 전압에 따라 조정될 수 있다. 회로는 스위치 신호 및 SRFF(Set-Reset Flip-Flop)의 출력으로부터 제어 신호를 생성하는 XOR 게이트, 제어 회로를 사용하여 생성된 전류가 0이 되면 SRFF를 리셋하는 제로 검출 회로, 및 스위치 신호의 표명 이후 SRFF에 적응형 지연을 설정하고 전류에 의해 생성된 전압에 따라 적응형 지연을 조정하는 지연 회로를 포함할 수 있다. A control signal may be produced in response to an assertion of a switch signal by asserting the control signal, waiting an adaptive delay after the assertion of the switch signal, de-asserting the control signal in response to the expiration of the adaptive delay, and re-asserting the control signal in response to a current generated according to the control signal becoming zero. The adaptive delay may be adjusted according to a voltage generated using the current. A circuit may include an XOR gate producing the control signal from a switch signal and an output of a Set-Reset Flip-Flop (SRFF), a zero-detect circuit that resets the SRFF when a current generated using the control circuit becomes zero, and a delay circuit to set the SRFF an adaptive delay after assertion of the switch signal and to adjust the adaptive delay according to a voltage generated by the current.