SEMICONDUCTOR PACKAGE MANUFACTURING METHOD AND SEMICONDUCTOR PACKAGE

본 발명의 일 실시 예에 따른 반도체 패키지 제조 방법은, 상면 상에 제2 금속층이 배치된 제1 금속층이 상면 상에 배치된 캐리어 기판의 제2 금속층의 주요 부분을 둘러싸는 가장자리 부분과 주요 부분 사이의 경계선에 절단 수단을 가하는 단계와, 제2 금속층의 가장자리 부분을 제1 금속층으로부터 벗기는 단계와, 제2 금속층의 주요 부분의 상면 상에 커버 절연층을 형성하는 단계와, 커버 절연층의 상면 상에 반도체 칩을 배치하는 단계를 포함할 수 있다. A method of manufacturing a semiconductor packa...

Full description

Saved in:
Bibliographic Details
Main Authors MYUNG JUN WOO, LEE GUN
Format Patent
LanguageEnglish
Korean
Published 22.04.2024
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:본 발명의 일 실시 예에 따른 반도체 패키지 제조 방법은, 상면 상에 제2 금속층이 배치된 제1 금속층이 상면 상에 배치된 캐리어 기판의 제2 금속층의 주요 부분을 둘러싸는 가장자리 부분과 주요 부분 사이의 경계선에 절단 수단을 가하는 단계와, 제2 금속층의 가장자리 부분을 제1 금속층으로부터 벗기는 단계와, 제2 금속층의 주요 부분의 상면 상에 커버 절연층을 형성하는 단계와, 커버 절연층의 상면 상에 반도체 칩을 배치하는 단계를 포함할 수 있다. A method of manufacturing a semiconductor package includes applying a cutter to a boundary between a main portion of a second metal layer and an edge portion of the second metal layer that surrounds the main portion, the second metal layer being on an upper surface of a first metal layer disposed on an upper surface of a carrier substrate, peeling the edge portion of the second metal layer from the first metal layer, forming a cover insulating layer on an upper surface of the main portion of the second metal layer, and disposing a semiconductor chip on an upper surface of the cover insulating layer.
Bibliography:Application Number: KR20220130414