INTEGRATED CIRCUIT INCLUDING STANDARD CELL AND METHOD FOR MANUFACTURING THE SAME
표준 셀을 포함하는 집적 회로 및 이의 제조 방법이 개시된다. 제1 수평 방향으로 셀 높이가 정의되는 표준 셀을 포함하는 집적 회로로서, 표준 셀은, 제1 수평 방향으로 연장되는 패턴이 형성되고 제2 수평 방향으로 서로 이격되는 복수의 트랙들이 정의된 메탈 레이어, 및 메탈 레이어 및 메탈 레이어의 하부 패턴을 연결하는 적어도 하나의 비아를 포함하고, 복수의 트랙들은, 셀 패턴이 형성되는 복수의 셀 트랙들, 및 전력 분배 망(PDN) 패턴 또는 라우팅 패턴이 형성되는 적어도 하나의 PDN 트랙을 포함하고, 복수의 셀 트랙들 중 제1...
Saved in:
Main Authors | , , , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
19.04.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | 표준 셀을 포함하는 집적 회로 및 이의 제조 방법이 개시된다. 제1 수평 방향으로 셀 높이가 정의되는 표준 셀을 포함하는 집적 회로로서, 표준 셀은, 제1 수평 방향으로 연장되는 패턴이 형성되고 제2 수평 방향으로 서로 이격되는 복수의 트랙들이 정의된 메탈 레이어, 및 메탈 레이어 및 메탈 레이어의 하부 패턴을 연결하는 적어도 하나의 비아를 포함하고, 복수의 트랙들은, 셀 패턴이 형성되는 복수의 셀 트랙들, 및 전력 분배 망(PDN) 패턴 또는 라우팅 패턴이 형성되는 적어도 하나의 PDN 트랙을 포함하고, 복수의 셀 트랙들 중 제1 셀 트랙에는 표준 셀의 셀 바운더리로부터 제1 길이만큼 이격되는 제1 패턴이 형성되고, 복수의 셀 트랙들 중 제2 셀 트랙에는 표준 셀의 셀 바운더리로부터 제1 길이와 상이한 제2 길이만큼 이격되는 제2 패턴이 형성된다.
An integrated circuit including a standard cell including: a metal layer including a pattern extending in a first horizontal direction and a plurality of tracks spaced apart from one another in a second horizontal direction, wherein the plurality of tracks include a plurality of cell tracks and one power distribution network (PDN) track, wherein cell patterns are formed on the plurality of cell tracks, and a PDN pattern or a routing pattern is formed on the one power distribution network (PDN) track, wherein a first pattern is spaced apart from a cell boundary of the standard cell by a first length and is formed on a first cell track among the plurality of cell tracks, and wherein a second pattern is spaced apart from a cell boundary of the standard cell by a second length and is formed on a second cell track among the plurality of cell tracks. |
---|---|
AbstractList | 표준 셀을 포함하는 집적 회로 및 이의 제조 방법이 개시된다. 제1 수평 방향으로 셀 높이가 정의되는 표준 셀을 포함하는 집적 회로로서, 표준 셀은, 제1 수평 방향으로 연장되는 패턴이 형성되고 제2 수평 방향으로 서로 이격되는 복수의 트랙들이 정의된 메탈 레이어, 및 메탈 레이어 및 메탈 레이어의 하부 패턴을 연결하는 적어도 하나의 비아를 포함하고, 복수의 트랙들은, 셀 패턴이 형성되는 복수의 셀 트랙들, 및 전력 분배 망(PDN) 패턴 또는 라우팅 패턴이 형성되는 적어도 하나의 PDN 트랙을 포함하고, 복수의 셀 트랙들 중 제1 셀 트랙에는 표준 셀의 셀 바운더리로부터 제1 길이만큼 이격되는 제1 패턴이 형성되고, 복수의 셀 트랙들 중 제2 셀 트랙에는 표준 셀의 셀 바운더리로부터 제1 길이와 상이한 제2 길이만큼 이격되는 제2 패턴이 형성된다.
An integrated circuit including a standard cell including: a metal layer including a pattern extending in a first horizontal direction and a plurality of tracks spaced apart from one another in a second horizontal direction, wherein the plurality of tracks include a plurality of cell tracks and one power distribution network (PDN) track, wherein cell patterns are formed on the plurality of cell tracks, and a PDN pattern or a routing pattern is formed on the one power distribution network (PDN) track, wherein a first pattern is spaced apart from a cell boundary of the standard cell by a first length and is formed on a first cell track among the plurality of cell tracks, and wherein a second pattern is spaced apart from a cell boundary of the standard cell by a second length and is formed on a second cell track among the plurality of cell tracks. |
Author | DO JUNG HO YU JI SU LEE SEUNG YOUNG YOU HYEON GYU CHO JAE HEE NAM GEON WOO JEONG MIN JAE |
Author_xml | – fullname: JEONG MIN JAE – fullname: YU JI SU – fullname: CHO JAE HEE – fullname: NAM GEON WOO – fullname: LEE SEUNG YOUNG – fullname: YOU HYEON GYU – fullname: DO JUNG HO |
BookMark | eNqNissKwjAQAHPQg69_WPAshGgPHpdk2wTbVNLNuRSJJ0kL9f-xgh_gaQZmtmKVx5w24u48UxWQyYB2QUfH4Lyuo3G-go7RGwxLorqGxaEhtq2Bsg3QoI8lao7hu7Il6LChvVg_h9ecDj_uxLEk1vaUprFP8zQ8Uk7v_haUVBcpC3lVEs__XR9NEDFf |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences Physics |
DocumentTitleAlternate | 표준 셀을 포함하는 집적 회로 및 이를 제조하는 방법 |
ExternalDocumentID | KR20240050920A |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_KR20240050920A3 |
IEDL.DBID | EVB |
IngestDate | Fri Aug 02 09:00:58 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English Korean |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_KR20240050920A3 |
Notes | Application Number: KR20220130923 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240419&DB=EPODOC&CC=KR&NR=20240050920A |
ParticipantIDs | epo_espacenet_KR20240050920A |
PublicationCentury | 2000 |
PublicationDate | 20240419 |
PublicationDateYYYYMMDD | 2024-04-19 |
PublicationDate_xml | – month: 04 year: 2024 text: 20240419 day: 19 |
PublicationDecade | 2020 |
PublicationYear | 2024 |
RelatedCompanies | SAMSUNG ELECTRONICS CO., LTD |
RelatedCompanies_xml | – name: SAMSUNG ELECTRONICS CO., LTD |
Score | 3.49797 |
Snippet | 표준 셀을 포함하는 집적 회로 및 이의 제조 방법이 개시된다. 제1 수평 방향으로 셀 높이가 정의되는 표준 셀을 포함하는 집적 회로로서, 표준 셀은, 제1 수평 방향으로 연장되는 패턴이 형성되고 제2 수평 방향으로 서로 이격되는 복수의 트랙들이 정의된 메탈 레이어, 및 메탈 레이어 및... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | BASIC ELECTRIC ELEMENTS CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY PHYSICS SEMICONDUCTOR DEVICES |
Title | INTEGRATED CIRCUIT INCLUDING STANDARD CELL AND METHOD FOR MANUFACTURING THE SAME |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20240419&DB=EPODOC&locale=&CC=KR&NR=20240050920A |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8IwEL8gfr4pavxA00TD2yLsg40HYkrXMYQNMjrDG1lhJEYDRGb8971OUJ54a3tJ015yvfu1d78CPNZte6LLqa1ZjoMAJZ2ZWlK3dE2mVUMaU3tmTVWhcBDW_dh8GVmjAnxsamFyntDvnBwRLWqC9p7l5_Xy_xLLzXMrV0_yDYcWz55oupU1Okb3ZKIFuq0mH_TdPqsw1uxGlTD6lSmuE71K92BfBdKKaZ-_tlRdynLbqXincDDA-ebZGRTeFyU4Zpu_10pwFKyfvEtwmOdoTlY4uLbD1TkMFJNtO6J47BDWiVjcEQTheQ-ju7BNhoKGLo1QxHs9gm0ScOH3XYKIjwQ0jD3KRKzSIIjwORnSgF_Ag8cF8zVc5PhPJ-NutL0j4xKK88U8vQKCAUWtkSQ1qbCbYSaOnkjTNKStojMrnV1DeddMN7vFt3Ciuuo5pdYoQzH7_Erv0Ctn8j5X5g9cn4fL |
link.rule.ids | 230,309,786,891,25594,76906 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1bT8IwFD5BvOCbosYLahMNb4uwC4MHYkq3MWQbZHSGt2WFkRgNEJnx73s6QXnirelJmrbJuXw953wFeGyY5kQVU1Mxmk0EKOlMV5KGoSoirWlCm5ozYyobhf2g4Ub6y9gYF-Bj0wuT84R-5-SIqFET1Pcst9fL_0csK6-tXD2JN5xaPDu8bVXX6Bjdk44aaHXa9nBgDViVsXY_rAbhr0xynag1ugf7puTnlcHTa0f2pSy3nYpzAgdDXG-enULhfVGGEtv8vVaGI3-d8i7DYV6jOVnh5FoPV2cwlEy23ZCi2SGsF7KoxwnCcw-ju6BLRpwGFg1RZHsewTHxbe4OLIKIj_g0iBzKeCTLIAh3bTKivn0OD47NmavgJuO_O4n74faJtAsozhfz9BIIBhT1VpLUhcRump401UTouiZMGZ0Z6ewKKrtWut4tvoeSy30v9npB_waOpUimVuqtChSzz6_0Fj10Ju7yi_0B3zGKuA |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=INTEGRATED+CIRCUIT+INCLUDING+STANDARD+CELL+AND+METHOD+FOR+MANUFACTURING+THE+SAME&rft.inventor=JEONG+MIN+JAE&rft.inventor=YU+JI+SU&rft.inventor=CHO+JAE+HEE&rft.inventor=NAM+GEON+WOO&rft.inventor=LEE+SEUNG+YOUNG&rft.inventor=YOU+HYEON+GYU&rft.inventor=DO+JUNG+HO&rft.date=2024-04-19&rft.externalDBID=A&rft.externalDocID=KR20240050920A |