INTEGRATED CIRCUIT INCLUDING STANDARD CELL AND METHOD FOR MANUFACTURING THE SAME

• Main Authors: JEONG MIN JAE, YU JI SU, CHO JAE HEE, NAM GEON WOO, LEE SEUNG YOUNG, YOU HYEON GYU, DO JUNG HO
• Format: Patent
• Language: English; Korean
• Published: 19.04.2024
• Subjects: BASIC ELECTRIC ELEMENTS; CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEMICONDUCTOR DEVICES

표준 셀을 포함하는 집적 회로 및 이의 제조 방법이 개시된다. 제1 수평 방향으로 셀 높이가 정의되는 표준 셀을 포함하는 집적 회로로서, 표준 셀은, 제1 수평 방향으로 연장되는 패턴이 형성되고 제2 수평 방향으로 서로 이격되는 복수의 트랙들이 정의된 메탈 레이어, 및 메탈 레이어 및 메탈 레이어의 하부 패턴을 연결하는 적어도 하나의 비아를 포함하고, 복수의 트랙들은, 셀 패턴이 형성되는 복수의 셀 트랙들, 및 전력 분배 망(PDN) 패턴 또는 라우팅 패턴이 형성되는 적어도 하나의 PDN 트랙을 포함하고, 복수의 셀 트랙들 중 제1 셀 트랙에는 표준 셀의 셀 바운더리로부터 제1 길이만큼 이격되는 제1 패턴이 형성되고, 복수의 셀 트랙들 중 제2 셀 트랙에는 표준 셀의 셀 바운더리로부터 제1 길이와 상이한 제2 길이만큼 이격되는 제2 패턴이 형성된다. An integrated circuit including a standard cell including: a metal layer including a pattern extending in a first horizontal direction and a plurality of tracks spaced apart from one another in a second horizontal direction, wherein the plurality of tracks include a plurality of cell tracks and one power distribution network (PDN) track, wherein cell patterns are formed on the plurality of cell tracks, and a PDN pattern or a routing pattern is formed on the one power distribution network (PDN) track, wherein a first pattern is spaced apart from a cell boundary of the standard cell by a first length and is formed on a first cell track among the plurality of cell tracks, and wherein a second pattern is spaced apart from a cell boundary of the standard cell by a second length and is formed on a second cell track among the plurality of cell tracks.