Semiconductor package

• Main Author: HEO YU SEON
• Format: Patent
• Language: English; Korean
• Published: 12.04.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명에 따른 반도체 패키지는, 복수의 제1 하면 연결 패드 및 복수의 제1 상면 연결 패드를 가지는 복수의 제1 배선 패턴 그리고 상기 복수의 제1 배선 패턴을 포위하는 제1 베이스 절연층을 포함하는 제1 배선 구조체, 복수의 제2 하면 연결 패드 및 복수의 제2 상면 연결 패드를 가지는 복수의 제2 배선 패턴 그리고 상기 복수의 제2 배선 패턴을 포위하는 제2 베이스 절연층을 포함하는 제2 배선 구조체, 상기 제1 배선 구조체와 상기 제2 배선 구조체 사이에 개재되는 반도체 칩, 상기 제1 배선 구조체와 상기 제2 배선 구조체 사이를 채우며 상기 반도체 칩을 감싸는 봉지재, 상기 봉지재를 관통하여 상기 복수의 제1 상면 연결 패드 중 일부개와 상기 복수의 제2 하면 연결 패드 사이를 연결하며 상기 반도체 칩의 주위에 배치되는 복수의 연결 구조체, 및 상기 복수의 연결 구조체 각각의 측면, 및 상기 반도체 칩의 적어도 일부분을 덮는 결합 강화층을 포함한다. Provided is a semiconductor package including a first wiring structure including a plurality of first wiring patterns respectively including a plurality of first lower surface connection pads and a plurality of first upper surface connection pads, a second wiring structure including a plurality of second wiring patterns respectively including a plurality of second lower surface connection pads and a plurality of second upper surface connection pads, a semiconductor chip arranged between the first wiring structure and the second wiring structure, a plurality of connection structures connecting some of the plurality of first upper surface connection pads to the plurality of second lower surface connection pads, and arranged adjacent to the semiconductor chip, and a binding reinforcement layer on side surfaces of each of the plurality of connection structures and at least a portion of the semiconductor chip.