SEMICONDUCTOR PACKAGE
실시 예에 따른 반도체 패키지는 절연층; 및 상기 절연층의 적어도 일부를 관통하는 전극부를 포함하고, 상기 전극부는, 상기 절연층에 매립된 제1 전극; 상기 제1 전극 상에 배치된 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극을 포함하고, 상기 제1 전극은 상기 제3 전극을 향할수록 폭이 변화하는 제1 경사를 포함하고, 상기 제2 전극은 상기 제3 전극을 향할수록 폭이 변화하는 제2 경사를 포함하며, 상기 제1 경사를 갖는 상기 제1 전극은 상기 제2 경사를 갖는 상기 제2 전극과 수직으로 중첩된다....
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English Korean |
Published |
05.04.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 실시 예에 따른 반도체 패키지는 절연층; 및 상기 절연층의 적어도 일부를 관통하는 전극부를 포함하고, 상기 전극부는, 상기 절연층에 매립된 제1 전극; 상기 제1 전극 상에 배치된 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극을 포함하고, 상기 제1 전극은 상기 제3 전극을 향할수록 폭이 변화하는 제1 경사를 포함하고, 상기 제2 전극은 상기 제3 전극을 향할수록 폭이 변화하는 제2 경사를 포함하며, 상기 제1 경사를 갖는 상기 제1 전극은 상기 제2 경사를 갖는 상기 제2 전극과 수직으로 중첩된다. |
---|---|
Bibliography: | Application Number: KR20220124356 |