UNIFIED SEMICONDUCTOR DEVICES HAVING PROGRAMMABLE LOGIC DEVICE AND HETEROGENEOUS MEMORIES AND METHODS FOR FORMING THE SAME
반도체 디바이스 및 그 제조 방법의 실시예가 개시된다. 일 예에서, 반도체 디바이스는 NAND 메모리 셀, 및 제1 본딩 컨택트를 구비한 제1 본딩 층을 포함한다. 반도체 디바이스는 또한 DRAM 셀, 및 제2 본딩 컨택트를 구비한 제2 본딩 층을 포함하는 제2 반도체 구조물을 포함한다. 반도체 디바이스는 또한 프로그래머블 로직 디바이스, 및 제3 본딩 컨택트를 구비한 제3 본딩 층을 포함하는 제3 반도체 구조물을 포함한다. 반도체 디바이스는 제1 본딩 층과 제3 본딩 층 사이의 제1 본딩 계면, 및 제2 본딩 층과 제3 본딩 층...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English Korean |
Published |
02.04.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 반도체 디바이스 및 그 제조 방법의 실시예가 개시된다. 일 예에서, 반도체 디바이스는 NAND 메모리 셀, 및 제1 본딩 컨택트를 구비한 제1 본딩 층을 포함한다. 반도체 디바이스는 또한 DRAM 셀, 및 제2 본딩 컨택트를 구비한 제2 본딩 층을 포함하는 제2 반도체 구조물을 포함한다. 반도체 디바이스는 또한 프로그래머블 로직 디바이스, 및 제3 본딩 컨택트를 구비한 제3 본딩 층을 포함하는 제3 반도체 구조물을 포함한다. 반도체 디바이스는 제1 본딩 층과 제3 본딩 층 사이의 제1 본딩 계면, 및 제2 본딩 층과 제3 본딩 층 사이의 제2 본딩 계면을 더 포함한다. 제1 본딩 컨택트는 제1 본딩 계면에서 제1 세트의 제3 본딩 컨택트와 접촉한다. 제2 본딩 컨택트는 제2 본딩 계면에서 제2 세트의 제3 본딩 컨택트와 접촉한다. 제1 본딩 계면 및 제2 본딩 계면은 동일한 평면에 있다.
A semiconductor device in a multi-chip package (MCP) includes a controller, at least one non-volatile memory die including an array of non-volatile memory cells and connected to the controller through wire bonding, and at least one volatile memory die including an array of volatile memory cells and connected to the controller through wire bonding. The controller is configured to control operations of the at least one non-volatile memory die and the at least one volatile memory die. |
---|---|
Bibliography: | Application Number: KR20247009480 |