반도체 구조들을 형성하는 방법들

• Main Authors: YU LAN, KRISHNAN SIDDARTH, WRENCH JACQUELINE S, GANGULI SESHADRI, GANDIKOTA SRINIVAS, YANG YIXIONG, SOMESHWAR RIA
• Format: Patent
• Language: Korean
• Published: 18.03.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

반도체 구조를 형성하기 위한 방법들 및 반도체 구조들이 설명된다. 방법은, 제1 개구부 및 제2 개구부를 형성하기 위해 기판을 패터닝하는 단계 - 기판은 n 트랜지스터 및 p 트랜지스터를 포함하고, 제1 개구부는 n 트랜지스터 위에 있고 제2 개구부는 p 트랜지스터 위에 있음 -; 기판을 사전 세정하는 단계; 플라즈마 강화 화학 기상 증착(PECVD)에 의해, 규화티타늄(TiSi) 층을 n 트랜지스터 상에 그리고 p 트랜지스터 상에 증착시키는 단계; 제1 배리어 층을 규화티타늄(TiSi) 층 상에 임의로 증착시키고 제1 배리어 층을 p 트랜지스터로부터 선택적으로 제거하는 단계; 규화몰리브데넘(MoSi) 층을 n 트랜지스터 및 p 트랜지스터 상의 규화티타늄(TiSi) 층 상에 선택적으로 형성하는 단계; 제2 배리어 층을 규화몰리브데넘(MoSi) 층 상에 형성하는 단계; 및 반도체 구조를 어닐링하는 단계를 포함한다. 방법은 처리 챔버에서 진공을 파괴하지 않고 수행될 수 있다. Methods for forming a semiconductor structure and semiconductor structures are described. The method comprises patterning a substrate to form a first opening and a second opening, the substrate comprising an n transistor and a p transistor, the first opening over the n transistor and the second opening over the p transistor; pre-cleaning the substrate; depositing a titanium silicide (TiSi) layer on the n transistor and on the p transistor by plasma-enhanced chemical vapor deposition (PECVD); optionally depositing a first barrier layer on the titanium silicide (TiSi) layer and selectively removing the first barrier layer from the p transistor; selectively forming a molybdenum silicide (MoSi) layer on the titanium silicide (TiSi) layer on the n transistor and the p transistor; forming a second barrier layer on the molybdenum silicide (MoSi) layer; and annealing the semiconductor structure. The method may be performed in a processing chamber without breaking vacuum.