SEMICONDUCTOR DEVICES AND DATA STORAGE SYSTEMS INCLUDING THE SAME

• Main Authors: JUNG EUN TAEK, SUNG SUK KANG
• Format: Patent
• Language: English; Korean
• Published: 12.03.2024
• Subjects: ELECTRICITY

본 발명의 실시예에 따른 반도체 장치는, 기판의 상면에 수직한 수직 방향을 따라 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 수직 방향으로 연장되고, 채널층 및 상기 채널층과 상기 게이트 전극들 사이의 유전층을 각각 포함하는 채널 구조물들, 상기 채널 구조물들 상에 배치되는 절연 패턴, 상기 절연 패턴을 관통하여 상기 채널 구조물과 연결되는 도전 패턴, 상기 절연 패턴 및 상기 도전 패턴 상의 상부 수평 도전층, 및 상기 상부 수평 도전층을 관통하여 상기 도전 패턴과 연결되는 수직 반도체 구조물들을 포함하고, 상기 수직 반도체 구조물들 각각은 상기 상부 수평 도전층을 관통하는 제1 부분, 상기 제1 부분 상의 제2 부분, 및 상기 제1 부분 아래의 제3 부분을 포함하고, 상기 제2 부분은 상기 상부 수평 도전층의 상면 일부를 덮고, 상기 제3 부분은 상기 상부 수평 도전층의 하면 일부를 덮는다. According to some embodiments of the present disclosure, a semiconductor device is provided. A gate electrode structure includes a plurality of first gate electrode layers separated by interlayer insulating layers on a substrate. A plurality of first channel structures extend through the gate electrode structure. An insulating layer is on the first channel structures and the gate electrode structure. A second gate electrode layer is on the insulating layer. A plurality of second channel structures extends through the second gate electrode layer. Each of the second channel structures is electrically coupled with one of the first channel structures, and each of the second channel structures includes a first portion extending through the second gate electrode layer and a second portion on the first portion. The first portion has a first width, and the second portion has a second width that is greater than the first width.