수광 장치 및 X선 촬상 장치, 그리고 전자 기기

본 개시의 일 실시 형태의 수광 장치는, 복수의 수광 소자가 행렬 형상으로 2차원 배치된 수광 영역과, 수광 영역의 주위에 마련된 주변 영역을 갖는 반도체 기판과, 수광 영역에 있어서, 수광 소자마다 반도체 기판의 제1 면의 계면에 마련됨과 함께, 제1 전극에 접속된 제1의 제1 도전형 영역과, 제1 면의 계면에 있어서, 수광 소자마다 마련된 제1의 제1 도전형 영역의 주위에 각각 마련됨과 함께, 제2 전극에 접속된 제2의 제1 도전형 영역과, 제1 면의 계면에 있어서, 수광 소자마다 마련된 제2의 제1 도전형 영역의 주위에 각각...

Full description

Saved in:
Bibliographic Details
Main Authors OTA KAZUNOBU, ARAI CHIHIRO, KAWAMURA TAKAHIRO, HATSUI TAKAKI, ISHIWATA HIROAKI, IWATA HIKARU
Format Patent
LanguageKorean
Published 07.03.2024
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:본 개시의 일 실시 형태의 수광 장치는, 복수의 수광 소자가 행렬 형상으로 2차원 배치된 수광 영역과, 수광 영역의 주위에 마련된 주변 영역을 갖는 반도체 기판과, 수광 영역에 있어서, 수광 소자마다 반도체 기판의 제1 면의 계면에 마련됨과 함께, 제1 전극에 접속된 제1의 제1 도전형 영역과, 제1 면의 계면에 있어서, 수광 소자마다 마련된 제1의 제1 도전형 영역의 주위에 각각 마련됨과 함께, 제2 전극에 접속된 제2의 제1 도전형 영역과, 제1 면의 계면에 있어서, 수광 소자마다 마련된 제2의 제1 도전형 영역의 주위에 각각 마련됨과 함께, 전기적으로 부유 상태인 제3의 제1 도전형 영역과, 주변 영역에 있어서, 수광 영역의 주위에 반도체 기판의 제1 면의 계면에 마련됨과 함께, 전기적으로 부유 상태인 제4의 제1 도전형 영역과, 반도체 기판 내에 매립 형성되며, 제2의 제1 도전형 영역, 제3의 제1 도전형 영역 및 제4의 제1 도전형 영역과 대향하는 제1의 제2 도전형 영역을 구비한다. A light-receiving device of an embodiment of the disclosure includes: a semiconductor substrate including a light-receiving region with light-receiving elements arranged two-dimensionally in matrix, and a peripheral region provided therearound; a first first electrically-conductive region provided at an interface of a first surface of the semiconductor substrate for each element and coupled to a first electrode, in the light-receiving region; a second first electrically-conductive region provided around the first first region provided for each element and coupled to a second electrode, at the interface; a third first electrically-conductive region provided around the second first region provided for each element and having electrically floating state, at the interface; a fourth first electrically-conductive region provided at the interface around the light-receiving region and having electrically floating state, in the peripheral region; and a first second electrically-conductive region embeddedly formed in the semiconductor substrate and facing the second, third, and fourth first regions.
Bibliography:Application Number: KR20237045254