INTEGRATED CIRCUIT DEVICE
일부 실시예들에 따른 집적회로 소자는, 복수의 활성 영역이 정의된 기판; 제1 워드 라인, 상기 제1 워드 라인을 둘러싸는 제1 게이트 유전막, 및 상기 제1 게이트 유전막을 둘러싸는 산화물 반도체 채널 층을 포함하고, 상기 기판에 매립되어 상기 복수의 활성 영역 중에서 선택되는 제1 활성 영역을 가로질러 제1 수평 방향으로 연장되는 제1 워드 라인 구조체; 제2 워드 라인, 상기 제2 워드 라인을 둘러싸는 제2 게이트 유전막을 포함하고, 상기 제1 워드 라인 구조체로부터 상기 제1 수평 방향에 교차하는 제2 수평 방향으로 이격되며...
Saved in:
Main Authors | , , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
05.03.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 일부 실시예들에 따른 집적회로 소자는, 복수의 활성 영역이 정의된 기판; 제1 워드 라인, 상기 제1 워드 라인을 둘러싸는 제1 게이트 유전막, 및 상기 제1 게이트 유전막을 둘러싸는 산화물 반도체 채널 층을 포함하고, 상기 기판에 매립되어 상기 복수의 활성 영역 중에서 선택되는 제1 활성 영역을 가로질러 제1 수평 방향으로 연장되는 제1 워드 라인 구조체; 제2 워드 라인, 상기 제2 워드 라인을 둘러싸는 제2 게이트 유전막을 포함하고, 상기 제1 워드 라인 구조체로부터 상기 제1 수평 방향에 교차하는 제2 수평 방향으로 이격되며, 상기 기판에 매립되어 상기 제1 활성 영역을 가로질러 상기 제1 수평 방향으로 연장되는 제2 워드 라인 구조체; 상기 제1 활성 영역 및 상기 제1 워드 라인 구조체를 부분적으로 관통하며, 상기 산화물 반도체 채널 층에 접하는 다이렉트 콘택; 및 상기 제2 수평 방향으로 연장되며 상기 다이렉트 콘택에 접하는 비트 라인;을 포함한다.
An integrated circuit device includes a substrate having a plurality of active regions defined therein, a first word line structure including a first word line, a first gate dielectric film surrounding the first word line, and an oxide semiconductor channel layer surrounding the first gate dielectric film, the first word line structure being buried in the substrate, and crossing a first active region of the plurality of active regions, a second word line structure including a second word line and a second gate dielectric film surrounding the second word line, the second word line structure being buried in the substrate and separated from the first word line structure, and crossing the first active region, a direct contact partially passing through the first active region and the first word line structure and contacting the oxide semiconductor channel layer, and a bit line contacting the direct contact. |
---|---|
Bibliography: | Application Number: KR20220107177 |