Semiconductor memory device and method for manufacturing same

• Main Authors: PAE SANGWOO, LEE SEONHAENG, LEE NAMHYUN
• Format: Patent
• Language: English; Korean
• Published: 04.03.2024
• Subjects: ELECTRICITY

본 발명은 반도체 메모리 장치를 제공한다. 본 발명에 따른 반도체 메모리 장치는 기판, 상기 기판 상에 배치되며, 제1 방향으로 연장되는 제1 리세스부를 제공하는 매립 절연층, 상기 매립 절연층의 상기 제1 리세스부 내에 배치되는 워드 라인, 상기 워드 라인 양측에 위치하는 제1 및 제2 소스/드레인 패턴들, 상기 매립 절연층의 상기 제1 리세스부와 상기 워드 라인 사이에 제공되며, 상기 제1 및 제2 소스/드레인 패턴들과 연결되는 채널 패턴 및 상기 제2 소스/드레인 패턴과 전기적으로 연결되고, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 비트 라인을 포함하되, 상기 채널 패턴은 수직부들 및 상기 수직부들을 연결하는 수평부를 포함하며, 상기 수직부들은 상기 워드 라인의 양 측면에 위치하고, 상기 수평부는 상기 워드 라인 아래에 위치할 수 있다. A semiconductor memory may include a substrate, a buried dielectric layer on the substrate and providing a first recess that extends in a first direction, a word line in the first recess of the buried dielectric layer, first and second source/drain patterns on opposite sides of the word line, a channel pattern between the word line and the first recess of the buried dielectric layer and contacting the first and second source/drain patterns, and a bit line electrically connected to the second source/drain pattern and extending in a second direction that intersects the first direction. The channel pattern includes vertical parts and a horizontal part connected to each other. The vertical parts are on opposite lateral surfaces of the word line. The horizontal part is below the word line.