HIGH-PERFORMANCE PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF

본 발명은 캐비티 하층면의 동박회로 위에 니켈 배리어(Ni Barrier) 도금층을 형성하고, 캐비티 상층면의 동박을 식각 제거하여 회로를 형성함으로써, 캐비티 하층면의 동박회로가 식각으로 손상되는 것을 방지할 수 있다. 본 발명에 따른 Ni 도금 공법의 적용은, 캐비티를 활용한 양면 실장용 회로 기판의 캐비티 하층면 회로에 니켈 배리어(Ni Barrier)를 형성하여 회로 손상을 방지할 수 있다. 또한, 종래의 양면 실장용 회로기판의 경우보다 칩 실장부(캐비티 하층면)에 대하여 훨씬 미세한 패턴 설계가 가능하다....

Full description

Saved in:
Bibliographic Details
Main Authors YOON KWAN SUN, AHN SANG KI, LEE CHOONG SIK
Format Patent
LanguageEnglish
Korean
Published 04.03.2024
Subjects
CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
PRINTED CIRCUITS
Online AccessGet full text

Cover

More Information
Summary:본 발명은 캐비티 하층면의 동박회로 위에 니켈 배리어(Ni Barrier) 도금층을 형성하고, 캐비티 상층면의 동박을 식각 제거하여 회로를 형성함으로써, 캐비티 하층면의 동박회로가 식각으로 손상되는 것을 방지할 수 있다. 본 발명에 따른 Ni 도금 공법의 적용은, 캐비티를 활용한 양면 실장용 회로 기판의 캐비티 하층면 회로에 니켈 배리어(Ni Barrier)를 형성하여 회로 손상을 방지할 수 있다. 또한, 종래의 양면 실장용 회로기판의 경우보다 칩 실장부(캐비티 하층면)에 대하여 훨씬 미세한 패턴 설계가 가능하다.
Bibliography:Application Number: KR20220104861