SEMICONDUCTOR PACKAGE

• Main Authors: KIM BYUNG HO, HONG SANG SEOK, KIM GYEONG HO, LEE YONG KOON, KO YOUNG CHAN, CHO MYUNG DO
• Format: Patent
• Language: English; Korean
• Published: 21.02.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명의 기술적 사상은 내부에 배치된 제1 관통홀에 대응되는 제1 팬인 영역, 및 상기 제1 팬인 영역을 둘러싸는 팬아웃 영역, 상기 팬아웃 영역을 사이에 두고 상기 제1 관통홀과 이격되어 배치된 제2 관통홀에 대응되는 제2 팬인 영역을 가지는 배선 기판; 상기 제1 관통홀에 배치된 제1 팬인 칩 구조체; 상기 제2 관통홀에 배치된 제2 팬인 칩 구조체; 상기 배선 기판의 하면에 배치되는 제1 재배선 요소를 포함하는 제1 재배선 구조체; 및 상기 배선 기판의 상면에 배치되는 제2 재배선 구조체를 포함하고, 상기 제1 팬인 칩 구조체는, 제1 칩, 상기 제1 칩 상에서 하면이 상기 제1 칩의 하면과 본딩되는 제2 칩, 및 상기 제2 칩의 상면 상에 형성된 칩 배선 구조체를 포함하고, 상기 제2 재배선 구조체는, 상기 팬인 영역 및 팬아웃 영역으로 연장되는 제2 재배선층, 상기 제2 재배선층과 일체로 형성되어 아래로 연장되는 복수의 제2 재배선 비아들, 상기 제2 재배선층, 및 상기 복수의 제2 재배선 비아들의 하면을 둘러싸는 씨드층을 포함하는 것을 특징으로 하는 팬아웃 반도체 패키지를 제공한다. A fan-out semiconductor package includes a wiring substrate including a first fan-in region, a fan-out region surrounding the first fan-in region, and a second fan-in region, a first fan-in chip structure, a second fan-in chip structure, a first redistribution structure including first redistribution elements disposed on a bottom surface of the wiring substrate, and a second redistribution structure disposed on a top surface of the wiring substrate, and a chip wiring structure formed on a top surface of the second chip, and the second redistribution structure includes a second redistribution layer extending to the first fan-in region and the fan-out region, a plurality of second redistribution vias integrally formed with the second redistribution layer and extending downward, and a seed layer surrounding the second redistribution layer and bottom surfaces of the plurality of second redistribution vias.