Semiconductor device and electronica system including the same

반도체 장치가 개시된다. 상기 반도체 장치는, 제1 기판과, 상기 제1 기판 상의 주변 회로와, 상기 주변 회로 및 상기 제1 기판 상의 제1 절연 구조물과, 상기 제1 절연 구조물 상의 제1 본딩 패드를 포함하는 제1 구조물; 및 공통 소스 플레이트와, 상기 공통 소스 플레이트 상에 배치되는 셀 스택으로서, 복수의 게이트 전극과 상기 복수의 게이트 전극을 관통하여 상기 공통 소스 플레이트에 연결되는 복수의 채널 구조물을 포함하는 셀 스택과, 상기 셀 스택 상에 배치되고 상기 제1 절연 구조물과 접촉하는 제2 절연 구조물과, 상기...

Full description

Saved in:
Bibliographic Details
Main Authors KIM CHANG BUM, LEE CHEON AN, SUNG SUK KANG
Format Patent
LanguageEnglish
Korean
Published 20.02.2024
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:반도체 장치가 개시된다. 상기 반도체 장치는, 제1 기판과, 상기 제1 기판 상의 주변 회로와, 상기 주변 회로 및 상기 제1 기판 상의 제1 절연 구조물과, 상기 제1 절연 구조물 상의 제1 본딩 패드를 포함하는 제1 구조물; 및 공통 소스 플레이트와, 상기 공통 소스 플레이트 상에 배치되는 셀 스택으로서, 복수의 게이트 전극과 상기 복수의 게이트 전극을 관통하여 상기 공통 소스 플레이트에 연결되는 복수의 채널 구조물을 포함하는 셀 스택과, 상기 셀 스택 상에 배치되고 상기 제1 절연 구조물과 접촉하는 제2 절연 구조물과, 상기 제2 절연 구조물 상에 배치되고 상기 제1 본딩 패드와 접촉하는 제2 본딩 패드와, 상기 셀 스택을 상기 제2 본딩 패드와 전기적으로 연결하는 인터커넥트 구조물을 포함하고, 상기 셀 스택은 상기 셀 스택을 관통하여 제1 수평 방향으로 연장되는 복수의 스택 절연층 사이에 정의되는 복수의 셀 블록을 포함하고, 상기 복수의 셀 블록은 복수의 메인 블록과, 상기 복수의 메인 블록의 일 측에 배치되는 더미 블록을 포함하는, 제2 구조물을 포함하고, 상기 공통 소스 플레이트는, 상기 복수의 메인 블록과 수직 오버랩되는 메인 공통 소스 라인 영역과, 상기 메인 공통 소스 라인 영역으로부터 이격되고 전기적으로 분리되며 상기 적어도 하나의 더미 블록과 수직 오버랩되는 더미 공통 소스 라인 영역을 포함한다. A semiconductor device includes: a first structure including a first substrate and a peripheral circuit disposed on the first substrate; and a second structure including a common source plate and a cell stack disposed on the common source plate and including a plurality of gate electrodes and channel structures, wherein the cell stack includes a plurality of cell blocks including a plurality of main blocks and at least one dummy block disposed at one side of the plurality of main blocks, wherein the common source plate includes a main common source line region and a dummy common source line region, wherein the main common source line region overlaps the plurality of main blocks, and the dummy common source line region is separated from the main common source line region and overlaps the at least one dummy block by being electrically isolated from the at least one dummy block.
Bibliography:Application Number: KR20220101584