DELAY MEASUREMENT CIRCUIT FOR SEQUENTIAL LOGIC CELL AND INTEGRATED CIRCUIT INCLUDING THE SAME

딜레이 측정 회로는 데이터 신호 및 클럭 신호에 기초하여 동작하고 직렬 연결된 복수의 플립플롭들을 포함하는 순차 로직 셀의 딜레이를 측정하도록 구현되며, 데이터 선택 회로 및 제1 출력 회로를 포함한다. 데이터 선택 회로는 데이터 신호에 기초하여 순차 로직 셀에 제공되는 선택 데이터 신호를 출력한다. 제1 출력 회로는 데이터 신호, 선택 데이터 신호 및 클럭 신호에 기초하여 순차 로직 셀로부터 생성되는 제1 출력 신호 및 클럭 신호에 기초하여, 순차 로직 셀의 딜레이를 나타내는 제2 출력 신호를 생성한다....

Full description

Saved in:
Bibliographic Details
Main Authors BYUN DO HOON, JUNG YEON HO, KIM CHANG BEOM, KIM NAM HOON, PARK CHAN WOOK, KWAK MIN WOO, LEE JAE HO, RYU JE KYUN, KIM MI JOUNG
Format Patent
LanguageEnglish
Korean
Published 15.02.2024
Subjects
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
MEASURING
MEASURING ELECTRIC VARIABLES
MEASURING MAGNETIC VARIABLES
PHYSICS
PULSE TECHNIQUE
TESTING
Online AccessGet full text

Cover

More Information
Summary:딜레이 측정 회로는 데이터 신호 및 클럭 신호에 기초하여 동작하고 직렬 연결된 복수의 플립플롭들을 포함하는 순차 로직 셀의 딜레이를 측정하도록 구현되며, 데이터 선택 회로 및 제1 출력 회로를 포함한다. 데이터 선택 회로는 데이터 신호에 기초하여 순차 로직 셀에 제공되는 선택 데이터 신호를 출력한다. 제1 출력 회로는 데이터 신호, 선택 데이터 신호 및 클럭 신호에 기초하여 순차 로직 셀로부터 생성되는 제1 출력 신호 및 클럭 신호에 기초하여, 순차 로직 셀의 딜레이를 나타내는 제2 출력 신호를 생성한다.
Bibliography:Application Number: KR20220098579