Non-volatile Memory Device

• Main Authors: FUTATSUYAMA TAKUYA, KIM SEUNG YEON, PARK JOO YONG, CHO BEAK HYUNG
• Format: Patent
• Language: English; Korean
• Published: 14.02.2024
• Subjects: ELECTRICITY

비휘발성 메모리 장치는 제1 반도체 층 및 제2 반도체 층을 포함한다. 제1 반도체 층은, 제1 방향으로 각각 연장된 복수의 비트 라인들 및 제2 방향으로 각각 연장되고 수직 방향으로 적층된 복수의 워드 라인들에 연결되는 복수의 메모리 셀들, 복수의 워드 라인들에 각각 대응하고 제1 방향 및 제2 방향에 따른 계단 형상으로 배치된 복수의 워드 라인 패드들, 및 복수의 워드 라인 패드들에 각각 연결된 복수의 워드 라인 컨택들을 포함한다. 제2 반도체 층은 복수의 워드 라인 패드들에 대해 수직 방향으로 각각 오버랩되고 복수의 워드 라인 컨택들에 각각 연결되는 복수의 패스 트랜지스터들을 포함한다. 복수의 워드 라인 패드들 각각은 제1 방향으로 제1 너비를 갖고, 제2 방향으로 제2 너비를 갖는다. 복수의 패스 트랜지스터들 각각은 제1 방향으로 제1 피치를 갖고 제2 방향으로 제2 피치를 갖는다. A non-volatile memory device includes a first semiconductor layer and a second semiconductor layer. The first semiconductor layer includes memory cells electrically connected to bit lines each extending in a first direction (Y) and word lines each extending in a second direction (X) and stacked in a vertical direction (Z), word line pads (WLP) which respectively correspond to the word lines and are arranged in a stair shape, and word line contacts (WLC) respectively electrically connected to the word line pads. The second semiconductor layer includes pass transistors (PTR) respectively electrically connected to the word line contacts to respectively overlap the word line pads in the vertical direction. Each of the word line pads has a first width (Y1, Y2) in the first direction and a second width (X1, X2) in the second direction. Each of the pass transistors has a first pitch (P1y, P2y) in the first direction and a second pitch in the second direction (P1x, P2x).