INTEGRATED CIRCUIT AND METHOD OF FORMING THE SAME

• Main Authors: KAO JERRY CHANG JUI, GAO JIA HONG, YANG JUNG CHAN, LI JOHNNY CHIAHAO, ZHUANG HUI ZHONG, LIN TZU YING
• Format: Patent
• Language: English; Korean
• Published: 05.02.2024
• Subjects: BASIC ELECTRONIC CIRCUITRY; ELECTRICITY; PULSE TECHNIQUE

플립플롭은 제1 방향으로 연장되고, 기판의 제1 레벨 상에 있는 제1, 제2, 제3 및 제4 활성 영역을 포함한다. 제1 활성 영역은 제1 유형의 제1 트랜지스터 세트에 대응한다. 제2 활성 영역은 제1 유형과는 상이한 제2 유형의 제2 트랜지스터 세트에 대응한다. 제3 활성 영역은 제2 유형의 제3 트랜지스터 세트에 대응한다. 제4 활성 영역은 제1 유형의 제4 트랜지스터 세트에 대응한다. 플립플롭은 제2 방향으로 연장되고, 적어도 제2 활성 영역 및 제3 활성 영역과 중첩하며, 제1 레벨과는 상이한 제2 레벨 상에 있는 제1 게이트 구조물을 더 포함한다. 제1 게이트 구조물은 제1 클록 신호를 수신하도록 구성된다. A flip-flop includes a first, second, third and a fourth active region extending in a first direction, and being on a first level of a substrate. The first active region corresponds to a first set of transistors of a first type. The second active region corresponds to a second set of transistors of a second type different from the first type. The third active region corresponds to a third set of transistors of the second type. The fourth active region corresponds to a fourth set of transistors of the first type. The flip-flop further includes a first gate structure extending in the second direction, overlapping at least the second active region and the third active region, and being on a second level different from the first level. The first gate structure is configured to receive a first clock signal.