SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE SAME

• Main Authors: HWANG INHYO, KIM YOUNG LYONG, CHUNG HYUNSOO
• Format: Patent
• Language: English; Korean
• Published: 02.02.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

패키지는 기판, 상기 기판 상에 실장되는 칩 구조체, 및 상기 칩 구조체 상에 접착되는 제 1 더미 구조체를 포함하는 반도체 패키지를 제공하되, 상기 칩 구조체는 제 1 반도체 칩, 상기 제 1 반도체 칩의 일측에 배치되는 제 2 더미 구조체, 및 상기 제 1 반도체 칩 및 상기 제 2 더미 구조체를 둘러싸는 몰딩막을 포함하고, 상기 제 1 반도체 칩의 하부면, 상기 제 2 더미 구조체의 하부면 및 상기 몰딩막의 하부면은 공면(coplanar)을 이룰 수 있다. A semiconductor package may include a substrate, a chip structure mounted on the substrate, and a first dummy structure attached to the chip structure. The chip structure may include a first semiconductor chip, a second dummy structure disposed at a side of the first semiconductor chip, and a mold layer enclosing the first semiconductor chip and the second dummy structure. A bottom surface of the first semiconductor chip, a bottom surface of the second dummy structure, and a bottom surface of the mold layer may be coplanar with each other.