전자부품의 제조 방법 및 페이스트 도포 장치

• Main Authors: SAKAMOTO HITOSHI, SATO EIJI
• Format: Patent
• Language: Korean
• Published: 29.01.2024
• Subjects: BASIC ELECTRIC ELEMENTS; CABLES; CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES ORLIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE; CONDUCTORS; ELECTRICITY; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING ORDIELECTRIC PROPERTIES

페이스트 도포 장치(10)는 제1 딥층 형성부(20)와, 제1 딥층 형성부와의 거리(D)가 가변인 제2 딥층 형성부(30)를 가진다. 제1 딥층 형성부는 도전성 페이스트의 딥층(102)이 형성되는 N개의 관통 구멍(22)을 포함한다. N개의 관통 구멍 각각이, 전자부품 본체(1)의 단부(2)에 도포된 도전성 페이스트(102B)가 딥층(102)과 이어진 상태에 있을 때에, 단부(2)에 도포된 도전성 페이스트(102B) 중 여분의 페이스트를 긁어내어 제거하는 제1 개구단(23)을 포함한다. 제2 딥층 형성부(30)에는 N개의 관통 구멍(22) 각각의 제2 개구단(24)을 통해 딥층(102)과 이어지는 도전성 페이스트 풀(101)이 배치된다. This paste application apparatus (10) comprises a first dip layer formation part (20) and a second dip layer formation part (30) that is arranged at a distance D from the first dip layer formation part, the distance D being variable. The first dip layer formation part comprises N through holes (22), in each of which a dip layer (102) of a conductive paste is formed. Each one of the N through holes comprises a first open end (23) through which excess conductive paste (102B) applied to an end (2) of an electronic component main body (1) is removed by scraping in a state where the conductive paste (102B) applied to the end (2) is connected to the dip layer (102). The second dip layer formation part (30) is provided with a conductive paste pool (101) that is to be connected to the dip layers (102) via respective second open ends (24) of the N through holes (22).