SEMICONDUCTOR DEVICES

• Main Authors: CHOI DONG MIN, CHA EUN KYUNG, PARK SO HYUN, YOON CHAN SIC, KIM JONG MIN, BAE JIN KUK, JEONG WOO JIN, AHN JUN HYEOK, KO SEUNG BO, KIM HYO SUB
• Format: Patent
• Language: English; Korean
• Published: 03.01.2024
• Subjects: ELECTRICITY

반도체 장치는, 기판 상에 형성된 제1 콘택 플러그 구조물; 상기 제1 콘택 플러그 구조물의 측벽에 형성된 하부 스페이서 구조물; 및 상기 제1 콘택 플러그 구조물 상에 형성되며, 상기 기판의 상면에 수직한 수직 방향을 따라 적층된 도전 구조물 및 절연 구조물을 포함하는 비트 라인 구조물을 구비할 수 있으며, 상기 제1 콘택 플러그 구조물은 상기 기판 상면에 접촉하는 도전 패드; 상기 도전 패드 상에 형성된 오믹 콘택 패턴; 및 상기 오믹 콘택 패턴 상에 형성되고 금속을 포함하며, 상대적으로 큰 폭을 갖는 하부, 및 상대적으로 작은 폭을 갖는 상부를 포함하는 도전성 매립 패턴을 구비할 수 있고, 상기 하부 스페이서 구조물은 상기 도전성 매립 패턴의 측벽에 접촉할 수 있다. A semiconductor device including a first contact plug structure on a substrate, a lower spacer structure on a sidewall of the first contact plug structure, and a bit line structure on the first contact plug structure and including a conductive structure and an insulation structure stacked in a vertical direction substantially perpendicular to an upper surface of the substrate may be provided. The first contact plug structure may include a conductive pad contacting the upper surface of the substrate, an ohmic contact pattern on the conductive pad, and a conductive filling pattern on the ohmic contact pattern. The conductive filling pattern may include metal, and include a lower portion having a relatively large width and an upper portion having a relatively small width. The lower spacer structure may contact a sidewall of the conductive filling pattern.