Semiconductor device and manufacturing method thereof

• Main Authors: KIM KI HWAN, MOON KANG HUN, KIM KYUNG HO, LEE CHO EUN, JEON YONG UK
• Format: Patent
• Language: English; Korean
• Published: 12.12.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명의 기술적 사상은 불량이 최소화되고 성능 및 신뢰성이 향상된 반도체 소자, 및 그 제조방법을 제공한다. 그 반도체 소자는, 기판 상에서 돌출된 구조를 가지고 제1 방향으로 연장하는 핀 활성 영역; 상기 기판 상에서 상기 핀 활성 영역의 양 측벽을 덮는 소자 분리막; 상기 핀 활성 영역, 및 상기 소자 분리막 상에서 상기 제1 방향에 교차하는 제2 방향으로 연장하는 게이트 구조체; 상기 핀 활성 영역의 상면으로부터 수직 방향으로 서로 이격되어 배치된 복수의 나노시트들을 구비한 나노시트 구조체; 및 상기 게이트 구조체에 인접하여 상기 핀 활성 영역 상에 배치된 소스 및 드레인 영역;을 포함하고, 상기 소스 및 드레인 영역은, 차례로 적층된 버퍼층, 내측 불순물층, 및 중심 불순물층을 포함하며, 상기 버퍼층은 상기 수직 방향으로 인접하는 2개의 나노시트들의 사이, 및 상기 핀 활성 영역의 상면과 나노시트의 사이에 인덴트(indent)를 채우며, 상기 복수의 나노시트들은 상기 내측 불순물층의 측면에 접한다. A semiconductor device (100), including a fin active region (FA); a device isolation layer (114) covering two sidewalls of the fin active region (FA) on a substrate (102); a gate structure (GST); a nano-sheet structure (NSS) including a plurality of nano-sheets (N1, N2, N3); and source/drain regions (130) disposed on the fin active region (FA) and adjacent to the gate structure (GST), wherein each source/drain region (130) of the source/drain regions includes a buffer layer (132), an inner impurity layer (134), and a central impurity layer (136) which are sequentially stacked, wherein the buffer layer (132) fills a first indentation between two vertically-adjacent nano-sheets (N1, N2) and a second indentation between the top surface of the fin active region (FA) and a nano-sheet (N3), and wherein the plurality of nano-sheets (N1, N2, N3) contact side surfaces of the inner impurity layer (134).