CMOS STACKED CMOS IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME

• Main Authors: YAUNG DUN NIAN, HSU TZU HSUAN, CHUNG CHI HSIEN, WANG CHEN JONG, WANG TZU JUI
• Format: Patent
• Language: English; Korean
• Published: 24.11.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 개시 내용의 다양한 실시예는 높은 풀 웰 용량(full well capacity; FWC)을 갖는 적층형 상보성 금속 산화물 반도체(stacked complementary metal-oxide semiconductor; CMOS) 이미지 센서에 관한 것이다. 제1 집적 회로(integrated circuit; IC) 칩과 제2 집적 회로(IC) 칩이 서로 적층된다. 제1 IC 칩은 제1 반도체 기판을 포함하고, 제2 IC 칩은 제2 반도체 기판을 포함한다. 픽셀 센서가 제1 IC 칩 및 제2 IC 칩 내에 있고 이들에 걸쳐 있다. 픽셀 센서는 제1 반도체 기판에서 전송 트랜지스터 및 전송 트랜지스터에 인접한 고정된 광다이오드를 포함하고, 제2 반도체 기판에서 복수의 추가 트랜지스터(예컨대, 리셋 트랜지스터, 소스 팔로워 트랜지스터 등)를 더 포함한다. 제1 반도체 기판의 벌크 및 제2 반도체 기판의 벌크는 서로 전기적으로 격리되고 상이한 전압(예컨대, 음전압 및 접지)으로 바이어스되도록 구성된다. Various embodiments of the present disclosure are directed towards a stacked complementary metal-oxide semiconductor (CMOS) image sensor with a high full well capacity (FWC). A first integrated circuit (IC) chip and a second IC chip are stacked with each other. The first IC chip comprises a first semiconductor substrate, and the second IC chip comprises a second semiconductor substrate. A pixel sensor is in and spans the first and second IC chips. The pixel sensor comprises a transfer transistor and a pinned photodiode adjoining the transfer transistor at the first semiconductor substrate, and further comprises a plurality of additional transistors (e.g., a reset transistor, a source-follower transistor, etc.) at the second semiconductor substrate. A bulk of the first semiconductor substrate and a bulk of the second semiconductor substrate are electrically isolated from each other and are configured to be biased with different voltages (e.g., a negative voltage and ground).