3DIC WRAPPER CELL DESIGN AND BUILT-IN SELF-TEST ARCHITECTURE FOR 3DIC TEST AND DIAGNOSIS

• Main Authors: CHANDRA ANSHUMAN, GOEL SANDEEP KUMAR
• Format: Patent
• Language: English; Korean
• Published: 23.11.2023
• Subjects: MEASURING; MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES; PHYSICS; TESTING

본 명세서에서는 집적 회로의 하나 이상의 다이에 대한 다이내 및 다이간 테스트를 수행하기 위한 시스템, 방법 및 디바이스가 설명된다. 집적 회로의 셀은 데이터 레지스터, I/O 패드 및 제1 멀티플렉서를 포함한다. 데이터 레지스터는 신호를 출력하도록 구성된다. I/O 패드는 데이터 레지스터에 커플링되고 신호를 수신 및 버퍼링하도록 구성된다. 제1 멀티플렉서는 I/O 패드 및 데이터 레지스터에 커플링된다. 멀티플렉서는 스캔 모드 또는 기능 모드가 활성화되는지 여부에 따라 버퍼링된 신호 또는 신호를 선택적으로 출력하도록 구성된다. Systems, methods, and devices are described herein for performing intra-die and inter-die tests of one or more dies of an integrated circuit. A cell of an integrated circuit includes a data register, an I/O pad, and a first multiplexer. The data register is configured to output a signal. The I/O pad is coupled to the data register and configured to receive and buffer the signal. The first multiplexer is coupled to the I/O pad and the data register. The multiplexer is configured to selectively output either the buffered signal or the signal based on whether a scan mode or a functional mode is enabled.