RMG 3D 3D-stacked semiconductor device including gate structure with RMG inner spacer protecting lower work-function metal layer

• Main Authors: BAEK JAEJIK, HONG BYOUNG HAK, JO GUNHO, YUN SEUNGCHAN
• Format: Patent
• Language: English; Korean
• Published: 02.11.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

하부 게이트 유전층, 하부 일함수 금속층, 및 하부 게이트 금속 패턴을 포함하는 하부 게이트 구조물과 상기 하부 게이트 구조물에 의해 둘러싸이는 하부 채널 구조물을 포함하는 하부 전계 효과 트랜지스터; 및 상부 게이트 유전층, 상부 일함수 금속층, 및 상부 게이트 금속 패턴을 포함하는 상부 게이트 구조물과 상기 상부 게이트 구조물에 의해 둘러싸이는 상부 채널 구조물을 포함하는 상부 전계 효과 트랜지스터를 포함하는 다중-스택 반도체 장치를 제공하되, 상기 상부 채널 구조물의 채널 폭은 상기 하부 채널 구조물의 채널 폭보다 작으며, 상기 하부 채널 구조물이 상기 상부 채널 구조물과 수직으로 중첩되지 않는 선택된 영역에서 상기 하부 일함수 금속층과 상기 상부 일함수 금속층 사이에 RMG(replacement metal gate) 내부 스페이서가 형성된다. Provided is a multi-stack semiconductor device that includes: a lower field-effect transistor in which a lower channel structure (110) is surrounded by a lower gate structure including a lower gate dielectric layer (115D), a lower work-function metal layer (115F) and a lower gate metal pattern (115M); and an upper field-effect transistor in which an upper channel structure (120) is surrounded by an upper gate structure including an upper gate dielectric layer (125D), an upper work-function metal layer (125F) and an upper gate metal pattern (125M), wherein a channel width of the upper channel structure is smaller than a channel width of the lower channel structure, and wherein a replacement metal gate (RMG) inner spacer (200) is formed between the lower work-function metal layer and the upper work-function metal layer at regions where the lower channel structure is not vertically overlapped by the upper channel structure.