PIXEL AND DISPLAY DEVICE HAVING THE SAME

실시예에 따른 화소는, 제2 방향을 따라 배열되고, 발광 영역과 비발광 영역을 각각 포함하는 제1 서브 화소, 제3 서브 화소, 및 제2 서브 화소를 포함할 수 있다. 상기 제1, 제2, 및 제3 서브 화소들 각각은, 적어도 하나의 트랜지스터와 스토리지 커패시터를 포함한 화소 회로; 상기 화소 회로 상에 배치되며, 상기 제2 방향으로 연장된 제1 정렬 전극; 상기 제2 방향으로 연장되며, 상기 제2 방향과 교차하는 제1 방향으로 상기 제1 정렬 전극과 이격되게 배치된 제2 정렬 전극; 상기 제2 정렬 전극과 상기 제1 정렬 전극 사...

Full description

Saved in:
Bibliographic Details
Main Authors LEE WON JUN, PARK DO YEONG, HONG SUNG CHUL
Format Patent
LanguageEnglish
Korean
Published 18.10.2023
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:실시예에 따른 화소는, 제2 방향을 따라 배열되고, 발광 영역과 비발광 영역을 각각 포함하는 제1 서브 화소, 제3 서브 화소, 및 제2 서브 화소를 포함할 수 있다. 상기 제1, 제2, 및 제3 서브 화소들 각각은, 적어도 하나의 트랜지스터와 스토리지 커패시터를 포함한 화소 회로; 상기 화소 회로 상에 배치되며, 상기 제2 방향으로 연장된 제1 정렬 전극; 상기 제2 방향으로 연장되며, 상기 제2 방향과 교차하는 제1 방향으로 상기 제1 정렬 전극과 이격되게 배치된 제2 정렬 전극; 상기 제2 정렬 전극과 상기 제1 정렬 전극 사이에 배치된 발광 소자; 및 상기 제1 및 제2 정렬 전극들과 이격되게 배치되며, 상기 스토리지 커패시터와 전기적으로 연결된 브릿지 패턴을 포함할 수 있다. A pixel may include a first sub-pixel, a third sub-pixel, and a second sub-pixel arranged in a second direction, and each including an emission area and a non-emission area. Each of the first sub-pixel, the second sub-pixel, and the third sub-pixel may include a pixel circuit including at least one transistor and a storage capacitor, a first alignment electrode disposed on the pixel circuit, a second alignment electrode extending spaced apart from the first alignment electrode, a light emitting element disposed between the second alignment electrode and the first alignment electrode, and including a first end adjacent to the second alignment electrode and a second end adjacent to the first alignment electrode, and a bridge pattern spaced apart from the first alignment electrode and the second alignment electrode, and electrically connected to the storage capacitor.
Bibliography:Application Number: KR20220044040