SEMICONDUCTOR DEVICE

• Main Authors: LEE KI SEOK, MAENG SEO HYUN, YIM SOO BIN, PARK KI JONG, PARK IM SOO, KIM IN SU
• Format: Patent
• Language: English; Korean
• Published: 26.09.2023
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

A semiconductor device includes: first pillar insulation patterns extending in a vertical direction on a substrate; second pillar insulation patterns extending in the vertical direction on the substrate, and disposed to face the first pillar insulation patterns; silicon patterns stacked on the substrate while being spaced apart from each other in the vertical direction, extending in a second direction between the first and second pillar insulation patterns, and having upper parts of both side walls, which is opposite to each other in a first direction perpendicular to the second direction, with a straight line shape; word lines provided on upper and lower surface of the silicon patterns, respectively, extending in the first direction while intersecting the silicon patterns, and making contact with at least one side wall of the first and second pillar insulation patterns; bit lines extending in the vertical direction while making contact with a first side wall of the silicon pattern; and a capacitor making contact with a second side wall of the silicon pattern, and disposed in the vertical direction. The semiconductor device may have a high degree of integration. 반도체 소자는, 기판 상에 수직 방향으로 연장되는 제1 필라 절연 패턴들이 구비된다. 상기 기판 상에 수직 방향으로 연장되고, 상기 제1 필라 절연 패턴과 서로 마주하도록 배치되는 제2 필라 절연 패턴이 구비된다. 상기 기판 상에 수직 방향으로 서로 이격되면서 적층되고, 상기 제1 및 제2 필라 절연 패턴들 사이에서 제2 방향으로 연장되고, 상기 제2 방향과 수직한 제1 방향으로 마주하는 양 측벽의 상부가 직선 형상을 가지는 실리콘 패턴들이 구비된다. 상기 실리콘 패턴들의 상, 하부면 상에 각각 구비되고, 상기 실리콘 패턴들과 교차하면서 상기 제1 방향으로 연장되고, 상기 제1 필라 절연 패턴 및 제2 필라 절연 패턴 중 적어도 하나의 측벽과 접하는 워드 라인이 구비된다. 상기 실리콘 패턴의 제1 측벽과 접하면서 수직 방향으로 연장되는 비트 라인이 구비된다. 상기 실리콘 패턴의 제2 측벽과 접하고, 수평 방향으로 배치되는 커패시터가 구비된다. 상기 반도체 소자는 높은 집적도를 가질 수 있다.