Semiconductor device and method for manufacturing the same

• Main Authors: CHO KEUN HWI, KANG MYUNG GIL, KIM GIBUM, KIM DONGWON
• Format: Patent
• Language: English; Korean
• Published: 22.09.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는, 기판 상의 활성 영역; 활성 영역 상의 소스/드레인 패턴들; 상기 활성 영역 상에 제공되어 상기 소스/드레인 패턴들에 연결되는 채널 패턴들, 각각의 상기 채널 패턴들은 서로 이격되어 수직적으로 적층된 복수개의 반도체 패턴들을 포함하고; 상기 채널 패턴들 상에 각각 제공된 게이트 전극들, 상기 게이트 전극들은 제1 방향으로 서로 평행하게 연장되며; 및 상기 소스/드레인 패턴들에 각각 전기적으로 연결되는 활성 콘택들을 포함한다. 제1 활성 콘택의 바닥면은 제1 레벨에 위치하고, 제2 활성 콘택의 바닥면은 상기 제1 레벨보다 높은 제2 레벨에 위치하며, 제3 활성 콘택의 바닥면은 상기 제2 레벨보다 높은 제3 레벨에 위치한다. A semiconductor device includes an active region on a substrate, source/drain patterns on the active region, channel patterns on the active region and connected to the source/drain patterns, each of the channel patterns including a plurality of semiconductor patterns, which are vertically stacked to be spaced apart from each other, gate electrodes, which are respectively on the channel patterns and are extended in a first direction and parallel to each other, and active contacts, which are electrically and respectively connected to the source/drain patterns. A bottom surface of a first active contact is located at a first level, and a bottom surface of a second active contact is located at a second level higher than the first level. A bottom surface of a third active contact is located at a third level higher than the second level.