SEMICONDUCTOR DEVICE INCLUDING FIXED CHARGE LAYER AND METHOD OF FORMING THE SAME
According to the present invention, a semiconductor device includes a stacked structure in which a plurality of insulating layers and a plurality of electrode layers are alternately and repeatedly stacked. In addition, a channel structure penetrating the stacked structure is disposed. The channel st...
Saved in:
Main Authors | , , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
31.08.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | According to the present invention, a semiconductor device includes a stacked structure in which a plurality of insulating layers and a plurality of electrode layers are alternately and repeatedly stacked. In addition, a channel structure penetrating the stacked structure is disposed. The channel structure comprises: a channel layer; and an information storage pattern between the channel layer and the plurality of electrode layers. The information storage pattern comprises: a tunnel insulating layer between the channel layer and the plurality of electrode layers; a charge storage layer between the tunnel insulating layer and the plurality of electrode layers; and a blocking layer between the charge storage layer and the plurality of electrode layers. The blocking layer comprises: one or a plurality of sub-blocking layers having an oxide of a first element; and one or a plurality of fixed charge layers. Each of the one or the plurality of fixed charge layers includes an oxide of a second element and a third element doped into the oxide of the second element. Moreover, a proportion of the third element in the one or the plurality of fixed charge layers is 0.5 to 5 wt%.
반도체 소자는 다수의 절연층 및 다수의 전극층이 번갈아 가며 반복적으로 적층된 적층 구조체를 포함한다. 상기 적층 구조체를 관통하는 채널 구조체가 배치된다. 상기 채널 구조체는 채널층; 및 상기 채널층 및 상기 다수의 전극층 사이의 정보 저장 패턴을 포함한다. 상기 정보 저장 패턴은 상기 채널층 및 상기 다수의 전극층 사이의 터널 절연층; 상기 터널 절연층 및 상기 다수의 전극층 사이의 전하 저장층; 및 상기 전하 저장층 및 상기 다수의 전극층 사이의 블로킹 층을 포함한다. 상기 블로킹 층은 제1 원소의 산화물을 갖는 하나 또는 다수의 서브-블로킹 층; 및 하나 또는 다수의 고정 전하층(Fixed Charge Layer)을 포함한다. 상기 하나 또는 다수의 고정 전하층의 각각은 제2 원소의 산화물 및 상기 제2 원소의 산화물에 도핑된 제3 원소를 포함한다. 상기 하나 또는 다수의 고정 전하층 내에서 상기 제3 원소의 비율은 0.5 wt% 내지 5 wt% 이다. |
---|---|
Bibliography: | Application Number: KR20220024295 |