connection structure of an integrated circuit and method of manufacturing the same

A connection structure of an integrated circuit of the present invention includes: an upper via located in a first layer; and a super via connected to the upper via on the upper via. The super via passes through a second layer on the first layer and a third layer on the second layer. Each of the sec...

Full description

Saved in:
Bibliographic Details
Main Authors LEE JANG GEUN, SEO KANG ILL
Format Patent
LanguageEnglish
Korean
Published 17.08.2023
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:A connection structure of an integrated circuit of the present invention includes: an upper via located in a first layer; and a super via connected to the upper via on the upper via. The super via passes through a second layer on the first layer and a third layer on the second layer. Each of the second layer and the third layer is a layer in which at least one metal pattern or at least one via is formed. 본 발명의 집적 회로의 연결 구조물은 제1 레이어에 위치하는 상부 비아; 및 상기 상부 비아 상에 상기 상부 비아와 연결된 슈퍼 비아를 포함하되, 상기 슈퍼 비아는 상기 제1 레이어 상의 제2 레이어 및 상기 제2 레이어 상의 제3 레이어를 관통하고, 상기 제2 레이어 및 상기 제3 레이어 각각은 적어도 하나의 금속 패턴 또는 적어도 하나의 비아가 형성되는 레이어이다.
Bibliography:Application Number: KR20230017876