A semiconductor device

• Main Authors: LEE JI HYE, LEE CHANMI, CHOI TAESEOP, KIM NAM GUN, RHEE JOONKYU
• Format: Patent
• Language: English; Korean
• Published: 14.08.2023
• Subjects: ELECTRICITY

A semiconductor device, according to an embodiment of the present invention, comprises: a substrate comprising an active area extending in a first direction; bit line structures crossing the active area in a second direction intersecting the first direction; a first spacer disposed on a sidewall of the bit line structures on the substrate; and a storage node contact disposed on an end of the active area between adjacent bit line structures. The first spacer comprises: a first part between each of the bit line structures and the storage node contact; a second part between the first part and the storage node contact; and a third part between the first part and the second part. The minimum vertical thickness of the first part may be greater than the maximum vertical thickness of the third part, and the maximum vertical thickness of the third part may be greater than the maximum vertical thickness of the second part. The purpose of the present invention is to provide a semiconductor device with improved electrical characteristics. 본 발명의 실시예에 따른 반도체 장치는 제 1 방향으로 연장된 활성 영역을 포함하는 기판, 상기 활성 영역을 상기 제 1 방향과 교차하는 제 2 방향으로 가로지르는 비트 라인 구조체들, 상기 기판 상의 상기 비트 라인 구조체들의 일 측벽 상에 배치된 제 1 스페이서 및 인접하는 상기 비트 라인 구조체들 사이의 상기 활성 영역의 단부 상에 배치된 스토리지 노드 콘택을 포함하되, 상기 제 1 스페이서는 상기 비트 라인 구조체들 각각과 상기 스토리지 노드 콘택 사이의 제 1 부분, 상기 제 1 부분과 상기 스토리지 노드 콘택 사이의 제 2 부분 및 상기 제 1 부분과 상기 제 2 부분 사이의 제 3 부분을 포함하되, 상기 제 1 부분의 최소 수직적 두께는 상기 제 3 부분의 최대 수직적 두께보다 크고, 상기 제 3 부분의 최대 수직적 두께는 상기 제 2 부분의 최대 수직적 두께 보다 클 수 있다.