기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법

• Main Authors: XING LEO, SONG GUO XIANG, WANG CHUNMING, LIU XIAN, DO NHAN
• Format: Patent
• Language: Korean
• Published: 21.07.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

제3 영역이 아닌 제1 및 제2 영역에서 반도체 기판의 상면을 리세스하는 단계, 3개의 영역에서 제1 전도층을 형성하는 단계, 3개의 영역 모두에서 제2 전도층을 형성하는 단계, 제2 영역으로부터 제1 및 제2 전도층 및 제1 영역으로부터 이의 일부를 제거하여, 각각이 플로팅 게이트 위에 제어 게이트를 갖는 스택 구조물의 쌍을 생성하는 단계, 3개의 영역 모두에서 제3 전도층을 형성하는 단계, 제1 및 제2 영역에 보호층을 형성한 다음 제3 영역으로부터 제3 전도층을 제거하는 단계, 이어서 제3 영역에서 더미 전도성 재료의 블록을 형성한 다음 제1 및 제2 영역에서 에칭하여, 선택 및 HV 게이트를 형성하는 단계, 및 이어서 더미 전도성 재료의 블록을 금속 재료의 블록으로 대체하는 단계에 의해 반도체 디바이스를 형성하는 방법. A method of forming a semiconductor device by recessing the upper surface of a semiconductor substrate in first and second areas but not a third area, forming a first conductive layer in the three areas, forming a second conductive layer in all three areas, removing the first and second conductive layers from the second area and portions thereof from the first area resulting in pairs of stack structures each with a control gate over a floating gate, forming a third conductive layer in all three areas, forming a protective layer in the first and second areas and then removing the third conductive layer from the third area, then forming blocks of dummy conductive material in the third area, then etching in the first and second areas to form select and HV gates, and then replacing the blocks of dummy conductive material with blocks of metal material.