Memory device and manufacturing method of the memory device

• Main Author: JAE TAEK KIM
• Format: Patent
• Language: English; Korean
• Published: 13.07.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; PHYSICS; SEMICONDUCTOR DEVICES; STATIC STORES

The present technique includes a memory device and a manufacturing method thereof. The memory device comprises: memory blocks formed on a source line and separated by a slit; a source contact formed in the slit; normal bit lines arranged over the memory blocks in parallel with each other in a first direction, and extending in a second direction; dummy groups disposed between the plurality of normal bit lines, and including dummy bit lines; a first dummy pad extending in the first direction, and contacting ends of the dummy groups; a first upper contact formed on the first dummy pad; and a lower contact formed between the dummy bit lines and the source contact. Therefore, the resistance of conductive layers transferring a source voltage can be reduced. 본 기술은 소스 라인의 상부에 형성되며, 슬릿에 의해 서로 구분되는 메모리 블록들; 상기 슬릿의 내부에 형성된 소스 콘택; 상기 메모리 블록들의 상부에서 제1 방향으로 서로 평행하게 배열되고 제2 방향으로 연장된 노말 비트 라인들; 상기 노말 비트 라인들 사이에 배열되고, 더미 비트 라인들을 포함하는 더미 그룹들; 상기 제1 방향으로 연장되어, 상기 더미 그룹들의 끝 단들에 공통으로 접하는 제1 더미 패드; 상기 제1 더미 패드의 상부에 형성된 제1 상부 콘택; 및 상기 더미 비트 라인들과 상기 소스 콘택 사이에 형성된 하부 콘택을 포함하는 메모리 장치 및 이의 제조방법을 포함한다.