OPERATION METHOD OF MEMORY DEVICE AND OPERATION METHOD OF MEMORY CONTROLLER CONTROLLING MEMORY DEVICE
Provided is an operating method of a memory device including a memory block including a plurality of cell transistors stacked in a direction perpendicular to the substrate, which includes the steps of: performing a first erase operation on a ground selection transistor among a plurality of cell tran...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
11.07.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Provided is an operating method of a memory device including a memory block including a plurality of cell transistors stacked in a direction perpendicular to the substrate, which includes the steps of: performing a first erase operation on a ground selection transistor among a plurality of cell transistors; after the first erase operation, performing a first program operation on an erase control transistor located between the substrate and the ground selection transistor among the plurality of cell transistors; after the first program operation, performing a second program operation on the ground select transistor; and after the second program operation, performing a second erase operation on the erase control transistor.
기판과 수직한 방향으로 적층된 복수의 셀 트랜지스터들을 포함하는 메모리 블록을 포함하는 메모리 장치의 동작 방법은 복수의 셀 트랜지스터들 중 접지 선택 트랜지스터에 대한 제1 소거 동작을 수행하는 단계, 제1 소거 동작 이후에, 복수의 셀 트랜지스터들 중 기판과 접지 선택 트랜지스터 사이에 위치한 소거 제어 트랜지스터에 대한 제1 프로그램 동작을 수행하는 단계, 제1 프로그램 동작 이후에, 접지 선택 트랜지스터에 대한 제2 프로그램 동작을 수행하는 단계, 및 제2 프로그램 동작 이후에, 소거 제어 트랜지스터에 대한 제2 소거 동작을 수행하는 단계를 포함한다. |
---|---|
Bibliography: | Application Number: KR20220000463 |