Multi-layer capacitor

According to an embodiment of the present invention, a stacked capacitor comprises: a body including a capacity region where one or more first inner electrodes and one or more second inner electrodes are stacked in turn in a first direction with one or more dielectric layers in the middle; a first e...

Full description

Saved in:
Bibliographic Details
Main Authors SON SOO HWAN, KIM HWI DAE, AHN YOUNG GHYU
Format Patent
LanguageEnglish
Korean
Published 07.07.2023
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:According to an embodiment of the present invention, a stacked capacitor comprises: a body including a capacity region where one or more first inner electrodes and one or more second inner electrodes are stacked in turn in a first direction with one or more dielectric layers in the middle; a first electrode layer including first and second outer electrodes arranged in the body apart from each other to be respectively connected to the one or more first inner electrodes and the one or more second inner electrodes, and having a part of the first outer electrode overlapped with the body in the first direction and not overlapped with the rest of the first outer electrode in the first direction, and having a part of the second outer electrode overlapped with the body in the first direction and not overlapped with the rest of the second outer electrode in the first direction, and having one or more of the first and second outer electrodes cover a part of a corner of the body; and a second electrode layer covering the first electrode layer, and connected to at least a part of the one or more first inner electrodes and the one or more second inner electrodes. In the first electrode layer, W1, which is the width of the closest part to one part of the corner of the body, can be smaller than W2, which is the width of an end unit of the second electrode layer the farthest from the first electrode layer. Therefore, a high reliability of outer electrodes can be provided. 본 발명의 일 실시 예에 따른 적층형 커패시터는, 적어도 하나의 제1 내부전극과 적어도 하나의 제2 내부전극이 적어도 하나의 유전체층을 사이에 두고 제1 방향으로 교대로 적층된 용량 영역을 포함하는 바디와, 적어도 하나의 제1 내부전극과 적어도 하나의 제2 내부전극에 각각 연결되도록 서로 이격되어 바디에 배치된 제1 및 제2 외부전극을 포함하고, 제1 외부전극의 일부분은 상기 바디에 제1 방향으로 중첩되고 제1 외부전극의 나머지에 제1 방향으로 중첩되지 않고, 제2 외부전극의 일부분은 바디에 제1 방향으로 중첩되고 제2 외부전극의 나머지에 제1 방향으로 중첩되지 않고, 제1 및 제2 외부전극 중 적어도 하나는, 바디의 모서리의 일부분을 커버하는 제1 전극층과, 제1 전극층을 커버하고 적어도 하나의 제1 내부전극과 적어도 하나의 제2 내부전극 중 적어도 일부에 연결되는 제2 전극층을 포함하고, 제1 전극층에서 바디의 모서리의 일부분에 가장 가까운 일부분의 폭인 W1은 제1 전극층으로부터 가장 멀리 위치한 제2 전극층의 단부의 폭인 W2보다 좁을 수 있다.
Bibliography:Application Number: KR20210194412