METHOD OF SCHEDULING CACHE BUDGET IN MULTI-CORE PROCESSING DEVICE AND MULTI-CORE PROCESSING DEVICE PERFORMING THE SAME

• Main Authors: CHOI DA HYE, KIM SANG KYU, SON YEONG HWAN, PARK JONG LAE
• Format: Patent
• Language: English; Korean
• Published: 07.07.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A cache usage scheduling method for a multicore processing device including a plurality of processor cores and at least one cache memory, includes the following steps of: receiving a plurality of pieces of characteristic information for a plurality of tasks assigned to the plurality of processor cores; monitoring a task execution environment while the plurality of processor cores are executing the plurality of tasks based on at least one operational condition; assigning a plurality of cache areas included in the at least one cache memory to the plurality of processor cores based on the plurality of pieces of characteristic information and the task execution environment; and setting the plurality of cache areas differently in size with respect to the plurality of processor cores. Therefore, the multicore processing device can have improved performance. 복수의 프로세서 코어들 및 적어도 하나의 캐시 메모리를 포함하는 멀티 코어 프로세싱 장치의 캐시 사용량 스케줄링 방법에서, 복수의 프로세서 코어들에 할당된 복수의 작업(task)들에 대한 복수의 특성 정보(characteristic information)들을 수신한다. 적어도 하나의 동작 조건에 기초하여 복수의 프로세서 코어들이 복수의 작업들을 수행하는 동안의 작업 실행 환경을 모니터링한다. 복수의 특성 정보들 및 작업 실행 환경에 기초하여 적어도 하나의 캐시 메모리에 포함되는 복수의 캐시 영역들을 복수의 프로세서 코어들에 할당한다. 복수의 캐시 영역들의 크기는 복수의 프로세서 코어들에 대해 서로 다르게 설정된다.