고성능 입력 버퍼 및 이를 구비하는 메모리 디바이스

메모리 디바이스를 작동시키는 방법은 커맨드 신호, 어드레스 신호 및 데이터 신호를 포함하는 입력을 수신하는 단계와, 커맨드 신호 또는 어드레스 신호를 저속 버퍼로 송신하는 단계와, 데이터 신호를 고속 버퍼로 송신하는 단계를 포함한다. A memory device includes an input/output (I/O) interface, a first buffer and a second buffer coupled to the I/O interface, and an input buffer controller coupled to the...

Full description

Saved in:
Bibliographic Details
Main Authors LIM SANGOH, SONG HANG, KWON GYUWAN
Format Patent
LanguageKorean
Published 04.07.2023
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:메모리 디바이스를 작동시키는 방법은 커맨드 신호, 어드레스 신호 및 데이터 신호를 포함하는 입력을 수신하는 단계와, 커맨드 신호 또는 어드레스 신호를 저속 버퍼로 송신하는 단계와, 데이터 신호를 고속 버퍼로 송신하는 단계를 포함한다. A memory device includes an input/output (I/O) interface, a first buffer and a second buffer coupled to the I/O interface, and an input buffer controller coupled to the I/O interface. The input buffer controller is configured to in response to receiving a command signal or an address signal from the I/O interface, enable the first buffer to perform a command cycle or an address cycle, and in response to receiving a data signal from the I/O interface, enable the second buffer to perform a data cycle at a speed higher than the command cycle or the address cycle performed by the first buffer.
Bibliography:Application Number: KR20237019283