RECESSED AND SELF-ALIGNED BURIED POWER RAIL

• Main Authors: WALLACE CHARLES H, MUNASINGHE CHANAKA D, GULER LEONARD P, HARAN MOHIT K, GHANI TAHIR, LEIB JEFFREY S
• Format: Patent
• Language: English; Korean
• Published: 04.07.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Embodiments include a semiconductor device. In one embodiment, the semiconductor device includes: a first non-planar transistor on a substrate and a second non-planar transistor on the substrate, parallel to the first non-planar transistor. In one embodiment, a gate structure is located over the first non-planar transistor and the second non-planar transistor. In one embodiment, a power rail is located between the first non-planar transistor and the second non-planar transistor. In one embodiment, the upper surface of the power rail is located below the upper surface of the gate structure. Therefore, it is possible to improve scaling and increase transistor density. 실시예들은 반도체 디바이스를 포함한다. 일 실시예에서, 반도체 디바이스는 기판 위의 제1 비평면 트랜지스터와, 제1 비평면 트랜지스터에 평행한, 기판 위의 제2 비평면 트랜지스터를 포함한다. 일 실시예에서, 게이트 구조가 제1 비평면 트랜지스터 및 제2 비평면 트랜지스터 위에 위치한다. 일 실시예에서, 파워 레일이 제1 비평면 트랜지스터 및 제2 비평면 트랜지스터 사이에 위치한다. 일 실시예에서, 파워 레일의 상부면은 게이트 구조의 상부면 아래에 위치한다.