CIRCUITRY AND METHODS FOR IMPLEMENTING CAPABILITIES USING NARROW REGISTERS

• Main Authors: LEMAY MICHAEL, BRANDT JASON W
• Format: Patent
• Language: English; Korean
• Published: 23.06.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Disclosed are systems, methods, and devices for implementing capabilities by using narrow registers. In specific examples, a hardware processor core comprises: a capability management circuit which checks a capability for a memory access request-the capability includes an address field, a validity field, and a bound field indicating lower and upper limits of an address space approving access thereto by the capability; a decoder circuit which decodes a single command to be a decoded single command-the single command includes fields for indicating a memory address that stores the capability and a single destination register, and an OP code for commanding an execution circuit to load an unary part set of the capability from the memory address to the single destination register and to load a binary part set of the capability from the memory address to a suggestive second destination register; and an execution circuit which executes the decoded single command according to the OP code. 좁은 레지스터들을 이용하여 능력들을 구현하기 위한 시스템들, 방법들, 및 장치들이 설명된다. 특정 예들에서, 하드웨어 프로세서 코어는 메모리 액세스 요청에 대한 능력을 체크하는 능력 관리 회로 - 능력은 어드레스 필드, 유효성 필드, 및 능력이 그에 대한 액세스를 인가하는 어드레스 공간의 하한 및 상한을 표시하는 바운드 필드를 포함함 -; 단일 명령어를 디코딩된 단일 명령어가 되도록 디코딩하는 디코더 회로 - 단일 명령어는 능력을 저장하는 메모리 어드레스 및 단일 목적지 레지스터를 표시하기 위한 필드들, 및 실행 회로가 능력의 제1 진부분 집합을 메모리 어드레스로부터 단일 목적지 레지스터에 로드하고, 능력의 제2 진부분 집합을 메모리 어드레스로부터 암시적 제2 목적지 레지스터에 로드하는 것을 지시하기 위한 오피코드를 포함함 -; 및 디코딩된 단일 명령어를 오피코드에 따라 실행하는 실행 회로를 포함한다.