INTEGRATED CIRCUIT STRUCTURES HAVING DIELECTRIC ANCHOR AND CONFINED EPITAXIAL SOURCE OR DRAIN STRUCTURE

• Main Authors: HASAN MOHAMMAD, WALLACE CHARLES H, NAVABI SHIRAZI ARYAN, GULER LEONARD P, HARAN MOHIT K, GHANI TAHIR, GARDINER ALLEN B
• Format: Patent
• Language: English; Korean
• Published: 23.06.2023
• Subjects: BASIC ELECTRIC ELEMENTS; CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEMICONDUCTOR DEVICES

Disclosed are an integrated circuit structure having a dielectric anchor and a confined epitaxial source or a drain structure, and a method for manufacturing an integrated circuit structure having a dielectric anchor and a confined epitaxial source or a drain structure. For example, the integrated circuit structure includes a sub-pin in a shallow trench isolation (STI) structure. A plurality of horizontally stacked nano-wires are on the sub-pin. A gate dielectric material layer surrounds the plurality of horizontally stacked nano-wires. A gate electrode structure is on the gate dielectric material layer. The confined epitaxial source or the drain structure is at an end of the plurality of horizontally stacked nano-wires. The dielectric anchor is laterally spaced apart from the plurality of horizontally stacked nano-wires and is recessed within a first portion of the STI structure. The dielectric anchor has an uppermost surface under an uppermost surface of the confined epitaxial source or the drain structure. 유전체 앵커 및 한정된 에피택셜 소스 또는 드레인 구조를 갖는 집적 회로 구조, 및 유전체 앵커 및 한정된 에피택셜 소스 또는 드레인 구조를 갖는 집적 회로 구조를 제조하는 방법이 설명된다. 예를 들어, 집적 회로 구조는 얕은 트렌치 격리(STI) 구조에 서브-핀을 포함한다. 수평으로 적층된 복수의 나노와이어가 서브-핀 위에 있다. 게이트 유전체 재료층이 수평으로 적층된 복수의 나노와이어를 둘러싼다. 게이트 전극 구조가 게이트 유전체 재료층 위에 있다. 한정된 에피택셜 소스 또는 드레인 구조가 수평으로 적층된 복수의 나노와이어의 끝에 있다. 유전체 앵커가 수평으로 적층된 복수의 나노와이어로부터 측방향으로 이격되고 STI 구조의 제1 부분 내로 리세스되며, 이 유전체 앵커는 한정된 에피택셜 소스 또는 드레인 구조의 최상부 표면 아래의 최상부 표면을 갖는다.