Semiconductor package

• Main Authors: KIM MINKI, BAEK SEUNGDUK
• Format: Patent
• Language: English; Korean
• Published: 02.06.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor package according to embodiments of the present invention may include: a first semiconductor chip; and a second semiconductor chip provided on the top surface thereof. The first semiconductor chip may include: a first bonding pad provided on the top surface of a first semiconductor substrate; and a first penetration via penetrating the first semiconductor substrate and provided on the bottom surface of the first bonding pad. The second semiconductor chip may include: a second interconnection pattern disposed on the bottom surface of a second semiconductor substrate; and a second bonding pad provided on the bottom surface of the second interconnection pattern and coupled to the second interconnection pattern. The second bonding pad may be directly bonded to the first bonding pad. The width of the first penetration via may be smaller than that of the first bonding pad, and the width of the second interconnection pattern may be larger than that of the second bonding pad. The semiconductor package may increase in reliability. 본 발명의 실시예들에 따르면, 반도체 패키지는 제1 반도체칩; 및 상기 제1 반도체칩의 상면 상에 제공된 제2 반도체칩을 포함할 수 있다. 상기 제1 반도체칩은: 제1 반도체 기판의 상면 상에 제공된 제1 본딩 패드; 및 상기 제1 반도체 기판을 관통하고, 상기 제1 본딩 패드의 하면 상에 제공된 제1 관통 비아를 포함할 수 있다. 상기 제2 반도체칩은: 제2 반도체 기판의 하면 상의 제2 배선 패턴; 및 상기 제2 배선 패턴의 하면 상에 제공되고, 상기 제2 배선 패턴과 접속하는 제2 본딩 패드를 포함하고, 상기 제2 본딩 패드는 상기 제1 본딩 패드와 직접 본딩되고, 상기 제1 관통 비아의 너비는 상기 제1 본딩 패드의 너비보다 더 작고, 상기 제2 배선 패턴의 너비는 상기 제2 본딩 패드의 너비보다 더 클 수 있다.