DATA TRANSFER CIRCUITS OF NONVOLATILE MEMORY DEVICES AND NONVOLATILE MEMORY DEVICES INCLUDING THE SAME

• Main Authors: SONG EUN JIN, YOON CHI WEON, JEONG BYUNG HOON, KIM SANG LOK, KANG KYOUNG TAE
• Format: Patent
• Language: English; Korean
• Published: 23.05.2023
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A data transfer circuit of a nonvolatile memory device includes a plurality of first repeaters, a plurality of second repeaters, and a plurality of signal lines. The plurality of first repeaters are connected to a first circuit element disposed in a data input/output path of the nonvolatile memory device. The plurality of second repeaters are connected to a second circuit element disposed to be spaced apart from the first circuit element in a data input/output path of the nonvolatile memory device. The plurality of signal lines connect the plurality of first repeaters and the plurality of second repeaters, and include first groups of signal lines and second groups of signal lines arranged alternately. The plurality of first repeaters include a first group of repeaters activated in a first operation mode and a second group of repeaters activated in a second operation mode of which an operation section does not overlap with the first operation mode. The plurality of second repeaters includes a third group of repeaters activated in the first operation mode and connected to the first group of repeaters through signal lines of the first group, and a fourth group of repeaters activated in the second operation mode and connected to the second group of repeaters through signal lines of the second group. The signal lines of the second group are floated in the first operation mode, and the signal lines of the first group are floated in the second operation mode. The present invention can reduce current consumption. 비휘발성 메모리 장치의 데이터 전달 회로는 복수의 제1 리피터들, 복수의 제2 리피터들 및 복수의 신호 라인들을 포함한다. 상기 복수의 제1 리피터들은 상기 비휘발성 메모리 장치의 데이터 입/출력 경로에 배치되는 제1 회로 소자에 연결된다. 상기 복수의 제2 리피터들은 상기 비휘발성 메모리 장치의 상기 데이터 입/출력 경로에 상기 제1 회로 소자와 이격되어 배치되는 제2 회로 소자에 연결된다. 상기 복수의 신호 라인들은 상기 복수의 제1 리피터들과 상기 복수의 제2 리피터들을 연결시키며, 교번적으로 배치되는 제1 그룹의 신호 라인들과 제2 그룹의 신호 라인들을 구비한다. 상기 복수의 제1 리피터들은 제1 동작 모드에서 활성화되는 제1 그룹의 리피터들 및 상기 제1 동작 모드와는 동작 구간이 중복되지 않는 제2 동작 모드에서 활성화되는 제2 그룹의 리피터들을 포함한다. 상기 복수의 제2 리피터들은 상기 제1 동작 모드에서 활성화되고, 상기 제1 그룹의 리피터들과 상기 제1 그룹의 신호 라인들을 통하여 연결되는 제3 그룹의 리피터들 및 상기 제2 동작 모드에서 활성화되고, 상기 제2 그룹의 리피터들과 상기 제2 그룹의 신호 라인들을 통하여 연결되는 제4 그룹의 리피터들을 포함한다. 상기 제2 그룹의 신호 라인들은 상기 제1 동작 모드에서 플로팅되고, 상기 제1 그룹의 신호 라인들은 상기 제2 동작 모드에서 플로팅된다.