INTEGRATED CIRCUIT INCLUDING STANDARD CELL

• Main Authors: JEONG MIN JAE, CHO JAE HEE, NAM GEON WOO, DO JUNG HO
• Format: Patent
• Language: English; Korean
• Published: 12.05.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Disclosed are an integrated circuit and a method for manufacturing the same. The integrated circuit includes a first standard cell. The first standard cell comprises: a first metal layer including a plurality of tracks respectively extending in a first horizontal direction and spaced apart from each other in a second horizontal direction; a plurality of gate lines respectively extending in the second horizontal direction; and a gate contact connecting the first metal layer with a gate line selected from among the plurality of gate lines, wherein the first metal layer includes a jog pattern, the jog pattern includes a conductive pattern formed on a selected track among the plurality of tracks, and a connection pattern formed outside the plurality of tracks, and the gate contact connects the connection pattern with the selected gate line. According to the present invention, it is possible to expand the width of an active area such that the current characteristics of transistors formed in a standard cell can be improved. 집적 회로 및 이를 제조하는 방법이 개시된다. 제1 표준 셀을 포함하는 집적 회로로서, 제1 표준 셀은, 제1 수평 방향으로 각각 연장되고, 제2 수평 방향으로 서로 이격되는 복수의 트랙들이 정의된 제1 메탈 레이어, 제2 수평 방향으로 각각 연장되는 복수의 게이트 라인들, 및 강기 복수의 게이트 라인들 중 선택된 게이트 라인과 제1 메탈 레이어를 연결하는 게이트 컨택을 포함하고, 제1 메탈 레이어는 조그 패턴을 포함하고, 조그 패턴은 복수의 트랙들 중 선택된 트랙에 형성되는 도전 패턴, 및 복수의 트랙들 밖에 형성되는 연결 패턴을 포함하고, 게이트 컨택은, 연결 패턴 및 선택된 게이트 라인을 연결한다.